数字电子技术教学课件陈仲林第6章 时序电路地分析与设计.ppt

《数字电子技术教学课件陈仲林第6章 时序电路地分析与设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章时序电路的分析与设计学习要点：时序逻辑电路的组成与特点同步时序电路的分析方法异步时序电路的分析方法同步时序电路的设计方法6.1时序逻辑电路概述6.2同步时序电路的分析6.3异步时序电路的分析6.4同步时序电路的设计方法退出第6章时序电路的分析与设计6.1时序逻辑电路概述1、时序逻辑电路的构成由图中可以看出，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能通常由触发器担任；存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。所以，时序逻辑电路中，任

2、一时刻的输出不仅与该时刻输入变量的取值有关，而且与该时刻电路所处的状态有关。2、时序电路逻辑输入输出关系在时序逻辑电路的结构框图中，X代表外部输入信号；Q代表存储电路的状态输出，也是组合逻辑电路的内部输入；Z代表外部输出信号；P代表存储电路的激励信号，也是组合逻辑电路的内部输出。这些信号之间的逻辑关系可以用三个向量函数表示。输出方程状态方程激励方程3、时序电路的分类（1）根据时钟分类同步时序逻辑电路：所有触发器的时钟端均连在一起由同一个时钟脉冲触发，使之状态的变化都与输入时钟脉冲同步。异步时序逻辑电路

3、：只有部分触发器的时钟端与输入时钟脉冲相连而被触发，而其它触发器则靠时序电路内部产生的脉冲触发，故其状态变化不同步。（2）根据输出分类米里Mealy型时序电路：某时刻的输出决定于该时刻的外部输入X和内部状态Q。摩尔Moore型时序电路：某时刻的输出仅仅决定于存储电路的状态。列方程式：各触发器的驱动方程和输出方程求状态方程状态图、状态表或时序图分析结果，判断电路逻辑功能6.2同步时序电路的分析同步时序电路的分析步骤：将驱动方程代入相应触发器的特征方程式中，求出各个触发器的状态方程例6.1输出方程：输出仅

4、与电路现态有关，为摩尔型时序电路。驱动方程：列方程式12求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3列状态表001010011100101110111001011101111000010100110000011004画状态图、时序图例题6.1时序电路对应图形(a)状态图；(b)时序图5电路功能有效循环的4个状态分别是0～3这4个十进制数字的二进制数，并且在时钟脉冲CP的作用下，这4个状态是按递增规律变化的，即：00→01→10→11…所以这是一个四进制同步加法计数器

5、。当对第4个脉冲计数时，计数器又重新从00开始计数，并产生输出Z＝1,作为进位输出信号。例6.2驱动方程：列方程式12求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3列状态表4画状态图、时序图例题6.2时序电路对应图形(a)状态图；(b)时序图5电路功能1）从状态表可知：计数器输出Q2Q1Q0共有八种状态000～111。2）从状态图可知：随着CP脉冲的递减，触发器输出Q2Q1Q0会进入一个循环过程，此循环过程包括了五个输出状态称为有效状态，另外三个输出状态不在循环中称为

6、为无效状态。而且，不论电路从哪一个状态开始工作，在CP脉冲作用下，触发器输出的状态都会进入有效循环圈内，这种情况可叫做电路能够自启动；反之，则此电路不能自启动。综上所述，此电路是具有自启动功能的同步五进制减法计数器。例6.3驱动方程：列方程式12求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表0000010111111101000101010010111111101000001010104画状态图、时序图例题6.3时序电路对应图形(a)状态图；(b)时序图5

7、电路功能有效循环的6个状态，在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个六进制同步加法计数器。两个无效输出的状态不会在CP脉冲作用下进入有效循环圈内，所以此电路不能自启动。6.3异步时序电路的分析异步时序电路的分析步骤：异步时序电路与同步时序电路的不同之处在于各个触发器所连接的时钟脉冲不是同一个，因而每个触发器要根据各自的触发脉冲来确定其是否动作。所以，异步时序电路的分析与同步时序电路分析方法基本相同，但还需另外写出时

8、钟方程，从而找出每次电路状态转换时各触发器是否触发。异步时序电路，时钟方程：驱动方程：1写方程式例6.52求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表4画状态图、时序图状态图时序图5电路功能由此可看出该电路是异步五进制加法计数器，且具有自启动能力。6.3同步时序电路的设计方法同步时序电路的设计步骤：时序电路的设计是分析的逆过程，是根据逻辑设计命题的要求，选择适当的器件，设计出合理的逻辑电路。同步时序逻辑电