数字电路课程设计报告(数字钟).doc

数字电路课程设计报告(数字钟).doc

ID:50127751

大小:777.50 KB

页数:13页

时间:2020-03-05

数字电路课程设计报告(数字钟).doc_第1页
数字电路课程设计报告(数字钟).doc_第2页
数字电路课程设计报告(数字钟).doc_第3页
数字电路课程设计报告(数字钟).doc_第4页
数字电路课程设计报告(数字钟).doc_第5页
资源描述:

《数字电路课程设计报告(数字钟).doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、南湖学院数字电路课程设计课题:数字电路课程设计姓名:指导老师:系别:机电系班级:学号:一、设计任务(包括器件清单、任务功能描述与分析)1.1器件清单:型号数量(片、只)型号数量(片、只)74LS00374LS90574LS48474LS92274LS04174LS191174LS741数码显示器BS2024NE5551电容(20P*2,0.1*1,0.01*4)2,1,4发光二极管2电阻(2K,5.1K,3.3K,220)1,1,3,3可调电阻(10K)1按键21.2任务功能:基本功能:²准确计时,以数字形式显示时、分、秒的时间;²为节省器件,其中秒的个位和时的

2、十位均用发光二极管指示,灯亮为1,灯灭为0;²小时的计时要求为“12翻1”,分和秒的计时要求为60进位;²要求手动慢校时,慢校分,快校时,快校分。功能分析:²振荡器产生高稳定的高频脉冲信号,作为数字钟的时间基准(系统时钟),再经分频器输出标准秒脉冲信号。²秒个位发光二极管闪烁十次,秒十位进位,秒十位进位六次后,向分计数器进位,分计数器计满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。²计时出现误差时可以用校时电路进行校时、校分、校秒。二、实验仪器电烙铁、示波器、直流电源、数字万用表、镊子、剥线钳一、设计原理分析与电路设

3、计3.1系统组成框图分析如图3.1多功能数字钟系统组成框图3.2各部分电路设计(1)振荡电路与分频电路根据要求,振荡电路应选择555多谐振荡器,本实验选用555构成的多谐振荡器,设振荡频率f0=1KHz,电路参数如图3.2所示。该电路广泛使用于各种需要频率稳定及准确的数字电路,如数字钟、电子计算机、数字通信电路等。图3.2555振荡器555多谐振荡器的原理图及工作波形如图3.3:图3.3(2)时间计数电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量,可选74LS90,其芯片引脚如图3.4所示。74LS90有两个清零端MR1、MR2和两个

4、置9端MS1、MS2,用74LS90构成十进制计数器非常方便,不需外加逻辑门电路用2片74LS90构成的8421BCD码100进制计数器如图3.5所示。图中,将低位计器的最高位输出脉冲信号作相邻高位计数器的时钟脉冲。图3.474LS90芯片引脚图、图3.5两片74LS90构成的100分频器74LS92是二—六—十二进制计算器,即CP0和Q0组成二进制计算器,CP1和Q3Q2Q1在74LS92中为六进制计算器。其芯片引脚如图3.6所示,其与74LS90构成六十进制如图3.7.图3.674LS92芯片引脚图图3.7六十进制计数器(3)译码驱动及显示单元电路74LS4

5、7、74LS48为BCD—7段译码/驱动器,其中,74LS47可用来驱动共阳极的发光二极管显示器示器,而74LS48则用来驱动共阴极的发光二极管显示器。74LS47为集电极开路输出,用时要外接电阻;而74LS48的内部有升压电阻,因此无需外接电阻(可以直接与显示器连接)。74LS48与数码管的连接如图3.8所示。其中,A3A2AlA0为8421BCD码输入端,a—g为7段译码输出端。各使能端功能简介如下:/LT灯测试输入使能端。当LT=0时,译码器各段输出均为高电平,显示器各段亮,因此,LT=0可用来检查74LS48和显示器的好坏。/RBI动态灭零输入使能端。在

6、LT=1的前提下,当/RBI=0且输入A3A2AlA0=000时,译码器各段输出全为低电平,显示器各段全灭,而当输人数据为非零数码时,译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。/BI静态灭零输入使能端,只要BI=0,不论输入A3A2AlA0为何种电平,译码器4段输出全为低电平,显示器灭灯(此时/BI/RBO为输入使能)。/RBO动态灭零输出端。在不使用/BI功能时,BI/RBO为输出使能(其功能是只有在译码器实现动态灭零时RBO=0,其它时候RBO=1)。该端主要用于多个译码器级联时,实现对无意义的零进行消隐。实现整数位的零消隐是将

7、高位的RBO接到相邻低位的RBI,实现小数位的零消隐是将低位的RBO接到相邻高位的RBI。图3.874LS48与数码管的连接图(4)校时电路。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。校时电路如3.9图。图3.9校“时”、校“分”电路需要注意的是,校时电路是由与非门构成的组合逻辑电路,开关Sl或S2为“0”或“1”时,可能会产生抖动,接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。3.3系统原理图设计3.4系统PCB版图设计PCB设计版图实物图:一、

8、系统制作1.按照要求设计

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。