数字电路课程设计数字钟大学论文.doc

数字电路课程设计数字钟大学论文.doc

ID:19329535

大小:435.00 KB

页数:18页

时间:2018-10-01

数字电路课程设计数字钟大学论文.doc_第1页
数字电路课程设计数字钟大学论文.doc_第2页
数字电路课程设计数字钟大学论文.doc_第3页
数字电路课程设计数字钟大学论文.doc_第4页
数字电路课程设计数字钟大学论文.doc_第5页
资源描述:

《数字电路课程设计数字钟大学论文.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、大连理工大学本科实验报告题目:数字钟课程名称:数字电路课程设计学院(系):电子信息与电气工程学部专业:电气工程及其自动化班级:学生姓名:学号:完成日期:成绩:2017年1月7日题目:数字钟1设计要求1、设计一个数字钟,能够显示当前时间,分别用6个数码管显示小时、分钟、秒钟的时间,秒针的计数频率为1Hz,可由系统脉冲分频得到。2、在整点进行提示,可通过LED闪烁实现,闪烁频率及花型可自己设计。3、能够调整小时和分钟的时间,调整的形式为通过按键进行累加。4、具有闹钟功能,闹钟时间可以任意设定(设定的形式同样为通过按键累加),并且在设定的时间能够进行提示,提示同样可以由LED闪烁实现

2、。2设计分析及系统方案设计2.1系统状态转换因为数字钟成正常显示时间、闹钟、校时、秒表四个状态,所以可以选用两个开关来对其状态进行控制,当开关分别为00,01,10,11四种状态时,对应显示时间、修改时间、闹钟、秒表四种状态。显示时间修改时间,使用两个开关分别对位和数字更改闹钟,使用两个开关分别对位和数字进行更改秒钟,使用一个开关控制秒钟的开始和关闭四个状态000110112.2时钟信号的建立该多功能数字钟系统需要两个时钟信号,分别为1Hz的信号为数字钟提供秒信号以及200Hz的检查信号。本设计选用50MHz信号,分别将其通过模25000000计数器和模125000计数器从而得

3、到1Hz及200Hz信号。2.3功能分析及其设计2.3.1时间显示功能当两个开关都处于低电平状态时,正常显示。2.3.2修改时间当sw1处于低电平状态,sw0处于高电平状态,进入当前时间修改功能。通过按键key0分别选择修改时、分或秒,通过按键key1对选择修改的时间进行+1操作。2.3.3闹钟当sw1出于高电平状态,sw0出于低电平状态,进入闹铃功能。通过按键key0分别选择改变时、分或秒,通过按键key2对选择改变的时间进行+1操作,当数字钟到当前时间,LEDG0发光。2.3.4秒表当sw1及sw0都处于高电平状态,进入秒表功能。通过按键key0进行秒表计时的开始及暂停,通

4、过按键key3对秒表进行清零。3系统以及模块硬件电路设计3.1硬件原理图图3.1系统示意图图3.2按键电路图3.3状态选择按键图3.4闹钟使用的led3.2管脚定义程序代码引脚功能作用clkPIN_N2提供50MHz的时钟信号s1PIN_N25选择功能状态s2PIN_G26选择功能状态k1PIN_G26切换改变时间功能的时、分、秒;切换闹钟功能设置闹钟时间的时、分、秒;秒表功能的开始与暂停k2PIN_N23改变时间功能的+1k3PIN_P23闹钟功能设置闹钟时间的+1k4PIN_W26秒表功能的清零LEDPIN_AE22闹钟时间到来时指示dclkh1[0]PIN_N9连接HEX

5、7,显示时高位dclkh1[1]PIN_P9dclkh1[2]PIN_L7dclkh1[3]PIN_L6dclkh1[4]PIN_L9dclkh1[5]PIN_L2dclkh1[6]PIN_L3dclkh2[0]PIN_M4连接HEX6,显示时低位dclkh2[1]PIN_M5dclkh2[2]PIN_M3dclkh2[3]PIN_M2dclkh2[4]PIN_P3dclkh2[5]PIN_P4dclkh2[6]PIN_R2dclkm1[0]PIN_R3连接HEX5,显示分高位dclkm1[1]PIN_R4dclkm1[2]PIN_R5dclkm1[3]PIN_T9dclkm1

6、[4]PIN_P7dclkm1[5]PIN_P6dclkm1[6]PIN_T2dclkm2[0]PIN_T3连接HEX4,显示分低位dclkm2[1]PIN_R6dclkm2[2]PIN_R7dclkm2[3]PIN_T4dclkm2[4]PIN_U2dclkm2[5]PIN_U1dclkm2[6]PIN_U9dclks1[0]PIN_W24连接HEX3,显示秒高位dclks1[1]PIN_U22dclks1[2]PIN_Y25dclks1[3]PIN_Y26dclks1[4]PIN_AA26dclks1[5]PIN_AA25dclks1[6]PIN_Y23dclks2[0]P

7、IN_Y24连接HEX2,显示秒低位dclks2[1]PIN_AB25dclks2[2]PIN_AB26dclks2[3]PIN_AC26dclks2[4]PIN_AC25dclks2[5]PIN_V22dclks2[6]PIN_AB234系统的Verilog设计//顶层模块moduleclock(clk,dclks1,dclks2,dclkm1,dclkm2,dclkh1,dclkh2,s,h,state,s1,s2,k1,k2,k3,k4,LED);inputclk;//声明输入端口,连

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。