飞思卡尔单片机教学.ppt

飞思卡尔单片机教学.ppt

ID:50028036

大小:789.50 KB

页数:45页

时间:2020-03-01

飞思卡尔单片机教学.ppt_第1页
飞思卡尔单片机教学.ppt_第2页
飞思卡尔单片机教学.ppt_第3页
飞思卡尔单片机教学.ppt_第4页
飞思卡尔单片机教学.ppt_第5页
资源描述:

《飞思卡尔单片机教学.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章MC9S12单片机的内核及片上资源§3-1内核结构及引脚§3-2内部寄存器§3-3堆栈§3-4内部存储器§3-5复位及时钟§3-6中断§3-7最小系统设计内容提要:内核结构—存储器以MC9S12DP256为例256KFLASH12KRAM4KEEPROMMC9S12DG128拥有128K的FLASH,8K的RAM,2K的EEPROM。§3-1内核结构及引脚电压调整模块及相关引脚电压调整模块给内核供电2.5VVDD1/2和VSS1/2:内核供电引脚,之间要接去耦电容VREGEN引脚上拉使能电压调整模块,VDD1/

2、2,VDDPLL使用内部2.5V电源VREGEN引脚接地禁止模块,VDD1/2,VDDPLL接外部2.5V电源VDDR、VSSR:电压调整模块及I/O供电,分别接电源和地,之间要接去耦电容时钟和锁相环及相关引脚EXTAL、XTAL:接外部振荡器RESET:接外部复位,低电平有效XFC:接锁相环滤波电容VDDPLL、VSSPLL:锁相环供电引脚。使能电压调整模块(VREGEN上拉)时,该引脚直接去耦电容。模式选择及相关引脚模式选择和PORTE复用TEST:保留脚,接地XIRQ:非屏蔽中断IRQ:可屏蔽中断R/W:读写信

3、号,指示总线上数据方向LSTRB:总线模式下低位字节(奇地址)选通ECLK:内部总线时钟输出,一般在宽扩展模式下地址锁存用BKGD(MODC)、MODB、MODA:模式选择NOACC/XCLKS:当前外部总线操作无效模式选择地址数据总线PORTA和PORTB作为扩展模式下的数据和地址复用总线,寻址达到64K范围窄模式下:PORTA为8位数据总线宽模式下:PORTA、PORTB为16位数据总线PTK为扩展存储器超过64K时用,不扩展时作为普通I/O口。扩展窄模式地址线接法扩展宽模式地址线接法ATD模块及相关引脚VRH、

4、VRL:参考高压和参考低压,一般接5V(隔离)和GND(单点共地)。VDDA、VSSA:A/D模块电源引脚。AN0-AN7:模拟量输入引脚,8个通道。作普通I/O时,只能输入,不能输出。定时器及相关引脚IOC0-7:输入捕获:捕获外部有效边沿输出比较:输出一定宽度的脉冲作为普通I/O口时,为PORTT,输入输出。SPI、PWM及相关引脚2个SPI口MISO:主机输入/从机输出MOSI:主机输出/从机输入SCK:同步时钟(主机提供,从机接受)SS:从机选择(1-主机,0-从机)PWM0-7:PWM模块8个通道作为普通I

5、/O:PORTP异步串行口及相关引脚2个SCI:RXD:数据接收TXD:数据发送1个SPI1个BDLC4(5)个CAN:RXCAN接收、TXCAN发送作为普通I/O使用:PORTS,PORTM中断I/O口作为普通并行I/O口:PORTJ、PORTHPJ口和PH口可以作为中断口:可选择上升或者下降沿中断;PJ6和PJ7与I2C和CAN4模块复用引脚。(I2C:SDA数据引脚、SCL时钟引脚)电源引脚*VDD1、2,VSS1、2:内部逻辑供电*VDDPLL,VSSPLL:锁相环供电*-使能电压调整模块(VREGEN上拉)

6、,该引脚直接去耦电容。VDDX,VSSX:I/O供电电源引脚VDDR,VSSR:电压调整器及I/O供电电源引脚VDDA,VSSA:A/D模块供电电源引脚§3-2内部寄存器累加器A、B:保存操作数和操作结果,组成16位累加器D。变址寄存器X、Y:寻址操作、临时数据、参与运算。堆栈指针SP:中断、子程序调用,暂存数据。堆栈由高地址向低地址生成,栈顶为实栈顶。程序计数器PC:存放下一条要执行的指令地址。条件码寄存器CCR:包括5个状态指示器、两个中断屏蔽位、STOP指令控制位。1-CPU不可执行STOP;0-反之1-屏蔽X

7、IRQ中断;0-反之1-产生了半进位1-屏蔽所有可屏蔽中断1-运算结果有负数1-运算结果有01-运算结果溢出1-运算产生进/借位§3-3堆栈堆栈由高地址向低地址生成,SP总是指向最后进入堆栈的一个字节实栈顶——压栈时先调整堆栈指针(SP←(SP-1)),后保存数据。——出栈时先弹出数据,后修改栈顶(SP←(SP+1))子程序调用时,程序返回地址自动压栈、中断响应后,除断点地址自动压栈外,CPU寄存器Y、X、A、B、CCR也依次自动压栈;执行中断返回指令时,断点地址和CPU寄存器按照和入栈时相反的顺序依次自动出栈。栈区

8、必须在程序开始部分在内部RAM区指定,即SP的初始化。中断进栈举例:执行到$80F0处的程序时,CPU响应中断,且此时SP的内容(栈顶)为$3F00,则SPSP自动压栈的内容和顺序中断返回时,自动出栈的内容和顺序§3-4内部存储器—基本内存空间内部寄存器EEPROMRAM16KB固定Flash$3E16KB分页Flash$3016KB固定Fla

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。