[金牌原创]课程名 计算机硬件技术基础.doc

《[金牌原创]课程名 计算机硬件技术基础.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、课程名:计算机硬件技术基础1•如图所示，以下关于并联电路的描述，正确的是:VCCR

2、A.如果K1与K2均打开，则A为低电平，指示灯L亮B.如果K1与K2均打开，则A为低电平，指示灯L暗C.如果K1打开而K2闭合，则A为低电平，指示灯L亮D.如果K1和K2都闭合，则A为高电平，指示灯L暗2.如图所示，以下关于继电器工作原理的描述，正确的是：A.半控制电路导通吋，工作电路屮的电机也导通B.肖控制电路导通吋，工作电路屮的电机截止C.当控制电路截止时，工作电路屮的电机导通D.工作电路屮的电机是否导通与控制电路无关3.如图所示，以下关于开关电

3、路的描述，正确的是：VCCCA.如果A与B均为高电平，则C为高电平B.如果A与B均为低电平，则C为高电平C.如果A为高而B为低，则C为高电平D.如果A为低而B为高，则C为高电平2.如图所示，该图对应的门电路是：A•—B•—A.与门B.或门C.与非门D.或非门3.如图所示，该图对应的逻辑表示式是:A.X=AI(B&C)B.X=A&(BIC)C.X=!AI(!B&!C)D.X=!A&(!BI!C)4.设有以下电路真值表，该真值表对应的电路表示式是:ABc000011101110A.C=A&BB.C=AIBC.C=AABD.C=!(AAB

4、)2.如图所示,表示式C[1:O]=A[1:O]&B[1:O]相对应的是:A[1:O]C[1:O]>A.C[O]=A[O]&A[l]并且C[1]=B[O]&B[1]B.C[O]=A[O]&B[0]并且C[11=A[1]&B[1]C.C[O]=A[O]IB[0]并且C[1]=A[1]IB[1]D.C[O]=A[O]AB[0]并且C[1]=A[1]AB[1]3.如图所示，表示式{C,D}=A+B相对应的是：A+BCDA.D=A&B并且C=AIBB.D=AAB并且C=A&BC.D=AIB并且C=AABD.D二A&B并且C=AAB4.如图所

5、示，以下关于2选1选择器的描述，正确的是:B2选】:1)A.当选择信号S为0吋C=A,否则C=BB.当选择信号S为1时C=A,否则C=BC.当选择信号S为0时人=0否则B=CD.当选择信号S为1时A二C,否则B=C10•如图所示，以下关于D触发器的描述，正确的是:CP>KA.当吋钟信号CP±升沿吋,B.当吋钊［信号CP上升沿吋,C.当时钟信号CP下降沿时,D.当时钟信号CP下降沿时,Q端数据传递到D端D端数据传递到Q端Q端数据传递到D端D端数据传递到Q端11.设光的速度为30万公里/秒，计算机主时钟频率为3GHz,则在计算机运行的一

6、个时钟周期内，光经过的距离是:A.1000cmB.100cmC.10cm12.如图所示，关于该图的描述，错误的是:D.lcmA.这是Altera产品MAX3000A系列芯片的一个内部结构图B.MAX3000A芯片属于CPLD类可编程器件C.MAX3000A芯片烧写采用RAM方式D.MAX3000A芯片烧写后断电可以保持13.如图所示，关于该图的描述，错误的是：A.这是Altera产品Cyclonell系列芯片的一•个内部结构图A.Cyclonell芯片属于FPGA类可编程器件B.Cyclonell芯片下载采用RAM方式C.Cyclo

7、nell芯片下载后断电可以保持13.以下決于Verilog语言的描述，错误的是：A.Verilog是一个硬件逻辑设计语言B.可以通过行为级或门级设计逻辑功能C.Verilog以函数为基本组成单位D.Verilog源代码的文件扩展名为.v14.以下关于Verilog模块的描述，错误的是：A.Verilog模块以module关键字开始B.Verilog模块以endmodule关键字结束C.Verilog模块的端口有input、output、inout等类型D.Verilog模块必须至少有一个output端口16•如图所示，关于模块屮端口

8、"的定义，正确的是：yaelktest.rstled?：耐：模块result[7:0]^护7:0]「!_A.d[7:0]-A.inputa[7:01;B.input[7:0]a;C.outputa[7:0];D.output[7:0]a;17.Verilog定义一个16位二进制常量，其值为16进制5A0B,正确的表木式是：A.16E5A0BB.16H5A0BC.16Q5A0BD.16D5A0B18.设要定义c为8位二进制线信号，该信号将在assign语句屮赋值，正确的定义是：A.regc[7:0];B.reg[7:0]c;A.wir

9、ec[7:0];B.wire[7:0]c;17.设要定义r为8位二进制信号，该信号将在always结构屮赋值,正确的定义是：A.regr[7:0];B.reg[7:0]r;C.wirer[7:0];D.wire[7:0]r;2().设