EDA原理及应用_10_component.ppt

《EDA原理及应用_10_component.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VHDL的层次化设计使多个设计者并行工作可对每个模块单独仿真，便于减少错误和Debug分阶段完成设计使一些通用模块能够重复使用增加程序的可读性层次化设计用到的基本概念：库、包、元件（Component）、函数（Function）、过程（Procedure）等。1库（Library）已编译的数据集合，存放包集合、实体、构造体、数据类型、函数、过程和配置的定义库的种类VHDL系统库：std、libraryieee;VHDL工作库-WORK存放当前正在设计的编译结果，比如其他成员的设计结果厂家自定义库Max+PlusII中有l

2、pm库，定义了许多数字电路基本元件Librarylpm;ieee库的内容在maxplus2vhdl93目录下2包（Package）每个库可包含一个或多个包在Architecture中定义的Type、Component、Function或其它声明对于别的设计文件来说都是不可见的。Package中定义的对于其它设计是可见的。Uselibrary_name.package_name.item如果想Package中所有定义都可见，则item用all来代替3IEEE标准库数据类型基本的运算Std_logic_1164std_l

3、ogic、std_logic_vectorand、nor等Std_logic_arithUNSIGNED、SIGNED+、-、×、/关系运算符Std_logic_signed重载+、-、×、/和关系运算符，使std_logic_vector可进行有符号数的算术操作Std_logic_unsigned重载+、-、×、/和关系运算符，使std_logic_vector可进行无符号数的算术操作4元件（Component）电子表模24时计数模60分计数模60秒计数层次图时计数分计数秒计数电子表Component1Componen

4、t2Component31Hz时钟时分秒TopModuleSubModule5元件（Component）层次图TopModuleSubModule1SubModule0信号流图Top.vhdcnt60.vhdcnt60.vhdcnt24.vhd时分秒cnt60.vhdcnt60.vhd1Hz？？cnt24.vhd6输入时钟为65536Hz计时7四时序逻辑电路之分频器篇8分频器分频器ClkinClkout高频低频输出占空比50%使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟等，需要各种不同频率

5、的信号协同工作，常用的方法是以稳定度、精度高的高频晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。32768Hz2^151Hzf=1Hz：C=1F，L=25mH92的幂次方分频器Fclk/2Fclk/4Fclk/8Fclk/1610整数分频(非2的幂)10分频器10进制计数器1110倍分频器Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;EntityClkDivIsport(clkin:Instd_

6、logic;clkout:outstd_logic);End;1210倍分频器Architectuebhvofclkdivissignalcnt:integerrange9downto0;BeginProcess(clkin)BeginIf(clkin'EventAndclkin='1')thenif(cnt=9)thencnt<=0;elsecnt<=cnt+1;endif;Endif;EndProcess;1310倍分频器Process(clkin,cnt)Beginif(cnt<=4)thenclkout<='1'

7、;elseclkout<='0';endif;EndProcess;Endbhv;cnt=0,1,2,3,4输出'1'1410倍分频器十进制计数器输出控制1510倍分频器__经DFF输出Process(clkin,cnt)BeginIf(clkin'EventAndclkin='1')thenif(cnt<=4)thenclkout<='1';elseclkout<='0';endif;Endif;EndProcess;Endbhv;Clkout经DFF锁存输出1610倍分频器__DFF输出17元件（Component）

8、层次图TopModuleSubModule1SubModule0信号流图Top.vhdcnt60.vhdcnt60.vhdcnt24.vhd时分秒cnt60.vhdcnt60.vhd1Hz？？cnt24.vhd18Cnt24.vhdLIBRARYieee;USEieee.std_logic_1164.ALL;USEi