门电路和组合逻辑电路(三).ppt

《门电路和组合逻辑电路(三).ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第21章门电路和组合逻辑电路11.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系21.7组合逻辑电路的分析和综合21.7.1组合逻辑电路的分析2例：分析下图的逻辑功能&&&&ABF3真值表相同为“0”不同为“1”异或门=14例：分析下图的逻辑功能&&&ABF5真值表相同为“1”不同为“0”同或门=16任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列

2、出输入输出状态表并画出逻辑电路图。分析步骤：21.7.2组合逻辑电路的综合7例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表。8逻辑状态表3.列逻辑表达式并化简94.根据逻辑表达式画出逻辑图。&1&&ABBCF10&&&&ABCF若用与非门实现1121.8加法器11011001+举例：A=11

3、01,B=1001,计算A+B01101001112加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。13（1）半加器半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---进位。真值表14真值表15逻辑图逻辑符号=1&ABSC16（2）全加器an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。相加过程中，既考虑加数、

4、被加数又考虑低位的进位。1718半加和：所以：19逻辑图半加器半加器1anbnCn-1sncnScn-1逻辑符号20多位数加法器4位串行进位加法器2121.9编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。21.9.1二进制编码器将一系列信号状态编制成二进制代码。22例：用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先

5、要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。23真值表24I1I2I3I4I5I6I7I8&&&F3F2F18-3编码器逻辑图2521.9.2二---十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9。输出：F3F0列出状态表如下：26状态表27逻辑图略28输入输出I0I1I2I3I4I5I6I7A2A1A0×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111000001010011100

6、10111011121.9.3优先编码器允许同时输入两个以上信号，并按优先级输出2921.10译码器译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。21.10.1二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号30输出输入11110111101111011110××000001010011Y0Y1Y2Y3EIAB2线—4线译码器真值表31&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出3274LS139管脚图一片139种含两个

7、2-4译码器3321.10.2二—十进制显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。34数字显示器分类：按显示方式分，有字型重叠式、点阵式、分段式等按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等共阳极：共阴极：LED显示器的两种结构：35显示器件：常用的是七段显示器件111111001100001111001abcdefgabcdfge0110011101101110111111110000111111111110111101011362．七段显

8、示译码器显示译码器与显示器件的连接：bfacdegbfacdegDCBA37第21章结束38