门电路和组合逻辑电路2

门电路和组合逻辑电路2

ID:38325482

大小:1.62 MB

页数:80页

时间:2019-06-10

门电路和组合逻辑电路2_第1页
门电路和组合逻辑电路2_第2页
门电路和组合逻辑电路2_第3页
门电路和组合逻辑电路2_第4页
门电路和组合逻辑电路2_第5页
资源描述:

《门电路和组合逻辑电路2》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章门电路和组合逻辑电路第6章门电路和组合逻辑电路第1节数字电路概述第2节逻辑代数基础第3节逻辑门电路第4节集成逻辑门第5节组合逻辑电路的分析和设计第6节常用集成组合逻辑电路第7节组合逻辑电路的Multisim仿真第6章重点各种逻辑门(与门、或门、非门、与非门、或非门、与或非门、异或门、传输门、三态门等)的逻辑符号、逻辑表达式和真值表组合逻辑电路的分析与设计方法编码器、译码器TTL电路、MOS电路的特点u正弦波信号tut方波信号电子电路中的信号模拟信号数字信号随时间连续变化不连续变化模拟电路数字电路第1节数字电路概述一、数字信号1、脉冲信号正脉冲前沿后沿负脉冲后沿前沿理想

2、的矩形波实际的矩形波脉冲周期T脉冲上升时间tr脉冲幅度A脉冲宽度tp脉冲下降时间tf脉冲频率f占空比正逻辑:用高电平表示逻辑状态1,用低电平表示逻辑状态0负逻辑:用高电平表示逻辑状态0,用低电平表示逻辑状态12、逻辑电平与正负逻辑逻辑电平高电平低电平正逻辑与负逻辑TTL电路: 高电平:2~5V低电平:0~0.8V标准高电平:3.6V标准低电平:0.2V二、数字电路的特点1稳定性好,抗干扰能力强2功耗小,便于构成大规模集成电路3信息处理能力强,精度高4可进行自动化设计三、数字电路的分类数字电路组合逻辑电路时序逻辑电路电路的输出由当时的输入决定,与电路原来的输出无关即没有记忆功

3、能。电路的输出不仅与当时的输入有关,而且与电路原来的输出有关即具有记忆功能。主要由触发器组成主要由门电路组成第2节逻辑代数(布尔代数)基础一、基本逻辑:与、或、非1.逻辑与开关A,B和C都闭合时,灯亮。所有条件都满足,结果才发生,这种因果关系称为逻辑与。电路模型EFABC2.逻辑或开关A,B和C至少有一个闭合时,灯亮。只要有一个条件满足,结果就发生,这种因果关系称为逻辑或。A电路模型EFBC2.逻辑非开关A闭合时,灯不亮;开关A断开时,灯亮。条件满足,结果不发生;条件不满足,结果发生。这种因果关系称为逻辑非。电路模型AEF二、基本逻辑运算规则和定律常量与常量常量与变量(一)

4、基本运算规则(二)逻辑代数运算定律1.交换律2.结合律3.分配律普通代数不适用!3.吸收律(1)原变量的吸收:证明:利用运算规则可以对逻辑式进行化简。例如:被吸收(2)反变量的吸收:证明:例如:被吸收证明:例如:1吸收(3)混合变量的吸收:可以用列真值表的方法证明:4.反演定律:第3节逻辑门电路一、基本逻辑门1.与门电路/与门:实现与逻辑的电路。&ABF逻辑符号逻辑表达式F=A•B=AB真值表有0出0,全1出1ABF000010100111FD1D2AB+VCC=12V2.或门电路/或门:实现或逻辑的电路。逻辑表达式F=A+B真值表ABF000011101111逻辑符号1

5、ABF有1出1,全0出0FD1D2AB-VCC=-12V3.非门电路/非门:实现非逻辑的电路。真值表逻辑表达式逻辑符号AF1AF0110+VCC=+5VFA二、复合门电路1.与非门:实现与非逻辑的电路。真值表ABF001011101110逻辑表达式逻辑符号有0出1,全1出0&ABFAF1&ABF2.或非门:实现或非逻辑的电路。真值表ABF001010100110逻辑表达式有1出0,全0出1逻辑符号AF1ABFABF3.异或门:实现异或逻辑的电路。ABF000011101110A与B相同出0不同出1真值表=1ABF逻辑符号4.同或门:实现同或逻辑的电路。ABF00101010

6、0111A与B相同出1不同出0真值表=1ABF逻辑符号5.与或非门真值表?ABCDF&1&ABCDABCDF0000001000100100100010011010010000101010010110001011101010000011001001101000110110101100100110110011101001111110三、其他门电路1.三态门:0态,1态,高阻态&ABF功能表E=1正常工作&ABFE&ABF功能表&ABF正常工作2.传输门:uiuo功能表也叫双向模拟开关第4节集成门电路TTL集成电路CMOS集成电路一、TTL与非门电路有0出1,全1出0&ABC

7、F真值表1.TTL与非门的工作原理ABCF00010011010101111001101111011110+5VFT2T3T4T1T5ABC输入级倒相放大级输出级TTL与非门原理图a、任一输入为低电平(0.3V)时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFT2T3T4T1T5ABCR3R4R5R1R2任一输入为低电平(0.3V)时“0”1VuF=5-uR2-ube3-ube43.4V高电平!+5VFT3T4T1ABCR3R5R1R2b、输入全为高电平(3.4V)时“1”全导通电位被嵌在2.1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。