第六章(2) 动态CMOS逻辑电路.ppt

《第六章(2) 动态CMOS逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第六章动态CMOS逻辑电路动态逻辑电路的特点预充─求值的动态CMOS电路多米诺CMOS电路时钟同步CMOS电路NORA电路和TSPC电路多米诺（Domino）CMOS电路多米诺（Domino）CMOS电路多米诺CMOS电路由一级预充-求值动态逻辑门加一级静态CMOS反相器构成。由于经过反相器输出，提高了输出驱动能力，也解决了富NMOS与富NMOS动态电路不能直接级联的问题。多米诺（Domino）CMOS电路Φ=0是预充阶段，使V1为高电平，输出低电平；当Φ=1时，若A=B=1，则M1，M2和MN1构成下拉通

2、路导通，使V1放电到低电平，反相后输出高电平。若两个信号不全为高，则输出保持为低电平。多米诺CMOS电路的特点由于富NMOS多米诺电路在预充期间的输出为低电平，它不会使下级NMOS管导通，因此富NMOS的多米诺电路直接级联不会影响下一级电路正常工作。多米诺CMOS电路的级连电荷分享引起结点电平变化避免电荷分享和电荷泄漏的影响多输出多米诺电路一个复杂的逻辑功能块可以看作由多个子逻辑块串、并联组成。不仅可以将动态电路中整个逻辑块的结果经反相器输出，还可以将其中子逻辑块的结果也经过反相器输出。多输出多米诺电路实现

3、4位进位链时钟同步CMOS电路(C2MOS)时钟同步CMOS电路(C2MOS)ΦΦMn1Mp1INVDDMp2Mn2VoutCLCA在静态CMOS逻辑门的上拉和下拉通路中分别增加一个受反相时钟控制的P管和N管，构成一与时钟同步的CMOS逻辑门；这种时钟同步的CMOS反相器不是按照预充-求值的方式，而是求值-保持；时钟同步CMOS电路的工作原理ΦΦMn1Mp1InVDDMp2Mn2OutCL时，求值阶段：CMOS逻辑门正常工作，实现逻辑求值；时，保持阶段：CMOS电路停止求值，依靠结点电容保持信息；工作方式：

4、求值―保持HoldonEvaluateclockInOutHoldonEvaluate时钟同步CMOS电路的级联两级时钟CMOS电路要交替级联，时钟互为反相，使相邻两级电路分别处于保持和求值阶段，以避免信号竞争。ΦΦMn1Mp1INVDDMp2Mn2ΦΦMn1Mp1VDDMp2Mn2Out2CLOut1Out1:HoldOut2:EvalOut1:EvalOut2:HoldclockInOut1:HoldOut2:EvalOut1:EvalOut2:HoldOut1Out2时钟同步CMOS电路中的电荷共享时

5、，求值阶段：同理，CL和CA间的电荷共享会使应保持为0的输出低电平上升。ΦΦMn1Mp1INVDDMp2Mn2OutCLCBCA时，保持阶段：若输入为0，则输出结点电容CL被充电为VDD；此时由于Mn1导通，Mn2截止，内部结点电容CB被放电至0；若此时输入由01，则Mn2导通，Mn1截止，电容CL和CB并联，发生电荷共享，使应保持为高电平的输出电平下降；电路中电荷共享的解决将时钟控制的一对MOS管接到输出结点上；时，求值阶段：若输入为0，则输出结点电容CL被充电为VDD；ΦΦMn2Mp2INVDDMp1

6、Mn1OutCLCBCA同理，CL和CA间也不会发生电荷共享使应保持为0的输出低电平上升；时，保持阶段：此时由于Mn1导通，Mn2截止，内部结点电容CB与CL间共享，但此时上拉支路导通，可持续充电；若此时输入由01，则Mn2导通，但Mn1截止，电容CL和CB间不会发生电荷共享；在CMOS静态逻辑门的输入端增加时钟控制的CMOS传输门也可以实现时钟同步CMOS电路；电路的另一种形式InOut时钟同步CMOS电路的特点保持了静态CMOS电路的对称和互补性能；输出可与任何电路的输入端级联；输入可接受任何电路的输

7、出信号；NORA和TSPC电路两相时钟信号偏移引起的信号竞争动态时钟电路中常采用两相时钟Φ和Φ；它们的延迟可能不同；或：负载可能不匹配；造成两相时钟的偏移使Φ和Φ在某一时刻为相同的值；导致电路出现信号竞争；电路无法正常工作；避免信号竞争的设计精心设计时钟信号的路径，尽量减小时钟的偏移；改进动态电路的结构设计，使其不受时钟偏移的影响；这种电路称为无竞争动态电路（norace，NORA）。NORA动态CMOS电路基本结构由预充―求值的富NMOS逻辑和富PMOS逻辑交替级联构成一动态逻辑级；富NMOS逻辑级和富P

8、MOS逻辑级的时钟控制互为反相；最后再级联一时钟同步CMOS反相器作为锁存器。相CMOSNORA逻辑np-CMOSLogicpblocksMp1Mp2MN1MN2Out1Out2Mn4Mp4VDDMp3Mn3LogicOut3相NORA动态CMOS电路工作原理时，保持阶段：结点out1通过Mp1预充电至VDD，而结点out2通过Mn2预放电至0；时钟同步CMOS电路不工作，处于保持状态；工作方式：预充―求值和求值