欢迎来到天天文库
浏览记录
ID:48729380
大小:3.02 MB
页数:142页
时间:2020-01-26
《第3章 内部存储器.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第三章内部存储器17七月20212目录3.1存储器概述(理解)3.2SRAM存储器(理解)3.3DRAM存储器(掌握)3.4只读存储器和闪速存储器(了解)3.5并行存储器(理解)3.6Cache存储器(掌握)17七月202133.1存储器概述3.1.1存储器分类3.1.2存储器的分级结构3.1.3存储器的技术指标17七月202143.1.1存储器分类(1/3)按存储介质分半导体存储器:用半导体器件(MOS管)组成的存储器;磁表面存储器:用磁性材料(磁化作用)做成的存储器;光盘存储器:用光介质(光学性质)
2、构成的存储器;按存取方式分随机存储器:存取时间和存储单元的物理位置无关;顺序存储器:存取时间和存储单元的物理位置有关;半顺序存储器:存取时间部分地依赖于存储单元的物理位置;系统主存、Cache软盘硬盘磁带光盘半导体存储器磁带磁盘存储器17七月202153.1.1存储器分类(2/3)按存储内容可变性分只读存储器(ROM)只能读出而不能写入的半导体存储器;随机读写存储器(RAM):既能读出又能写入的半导体存储器;按信息易失性分易失性存储器断电后信息即消失的存储器;非易失性存储器断电后仍能保存信息的存储器;半
3、导体存储器半导体存储器磁盘光盘17七月202163.1.1存储器分类(3/3)按在计算机系统中的作用分主存储器能够被CPU直接访问,速度较快,用于保存系统当前运行所需的所有程序和数据;辅助存储器不能被CPU直接访问,速度较慢,用于保存系统中所有的程序和数据;高速缓冲存储器(Cache)能够被CPU直接访问,速度快,用于保存系统当前运行中频繁使用的程序和数据;控制存储器CPU内部的存储器。半导体存储器磁盘、光盘存储器半导体存储器半导体存储器17七月202173.1.2存储器的分级结构动画演示:存储器的分级
4、结构.swf系统对存储器的要求:大容量、高速度、低成本17七月20218CPU缓存主存辅存缓存-主存层次主存-辅存层次3.1.2存储器的分级结构(1/2)三级存储系统结构(主板上的存储系统结构)在CPU看来,容量相当于辅存容量,速度相当于Cache速度。缓存-主存层次提高了存储系统的速度该层次降低了存储系统的成本,扩大了存储系统的容量17七月202193.1.3主存储器的技术指标——存储容量存储容量:指存储器能存放二进制代码的总数。存储容量=存储单元个数×存储字长用a×b表示存储容量=存储单元个数×存储
5、字长/8单位为B(字节)要求:已知存储容量,能计算出该存储器的地址线和数据线的根数。例如某机存储容量为2K×16,则该系统所需的地址线为根,数据线位数为根。111617七月2021103.1.3主存储器的技术指标——存储速度存取时间(访问时间)从启动一次访问操作到完成该操作为止所经历的时间;以ns为单位,存取时间又分读出时间、写入时间两种。存取周期存储器连续启动两次独立的访问操作所需的最小间隔时间。以ns为单位,存取周期=存取时间+复原时间。存储器带宽每秒从存储器进出信息的最大数量;单位为位/秒或者字
6、节/秒。17七月202111求存储器带宽的例子设某存储系统的存取周期为500ns,每个存取周期可访问16位,则该存储器的带宽是多少?存储带宽=每周期的信息量/周期时长=16位/(500╳10-9)秒=3.2╳107位/秒=32╳106位/秒=32M位/秒17七月2021123.2SRAM存储器3.2.0主存储器的构成3.2.1基本的静态存储元阵列3.2.2基本的SRAM逻辑结构3.2.3读/写周期波形图17七月2021133.2.0主存储器的基本结构存储体读写电路MDR数据总线驱动器译码器MAR地址总线
7、•••••••••••••••控制电路读写17七月202114主存和CPU的联系MDRMARCPU主存地址总线数据总线读写17七月2021153.2.0主存储器的构成静态RAM(SRAM)由MOS电路构成的双稳触发器保存二进制信息;优点:访问速度快,只要不掉电可以永久保存信息;缺点:集成度低,功耗大,价格高;动态RAM(DRAM)由MOS电路中的栅极电容保存二进制信息;优点:集成度高,功耗约为SRAM的1/6,价格低;缺点:访问速度慢,电容的放电作用会使信息丢失,要长期保存数据必须定期刷新存储单元;主要
8、用于构成Cache主要用于构成系统主存17七月202116基本存储元6个MOS管形成一位存储元;64×4位的SRAM结构图存储体排列成存储元阵列;芯片封装后,3种外部信号线地址线:2n个单元,对应有n根地址线;地址信号经过译码电路,产生每个单元的字线选通信号;数据线:每个单元m位,对应有m根数据线;控制线:读写控制信号=1,为读操作;=0,为写操作;3.2.1基本的静态存储元阵列R/WR/WR/W17七月202117六管SRAM存储元电路位
此文档下载收益归作者所有