3-2内部存储器.ppt

3-2内部存储器.ppt

ID:48418420

大小:2.85 MB

页数:71页

时间:2020-01-19

3-2内部存储器.ppt_第1页
3-2内部存储器.ppt_第2页
3-2内部存储器.ppt_第3页
3-2内部存储器.ppt_第4页
3-2内部存储器.ppt_第5页
资源描述:

《3-2内部存储器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、计算机组成原理——内部存储器浙江工业大学计算机学院2021/7/171计算机组成原理计算机学院了解存储设备的组成及存储原理掌握主存储器的组成和基本操作掌握Cache的工作原理及其组成,能够分析其读取情况本章的学习目标2021/7/172计算机组成原理计算机学院主存储器的组织主存的逻辑设计主存与CPU的连接并行存储器高速缓冲存储器CacheCache的工作原理Cache的组织PentiumIICPU的Cache组织本篇主要内容2021/7/173计算机组成原理计算机学院RAM芯片分析(1-1)RAM芯片通过地址线、数据线

2、和控制线与外部连接。地址线为单向输入,其数目与芯片容量有关。如1K*4的芯片,则地址线有10根(1K=210)数据线为双向输入,其数目与数据位数有关。如1K*4的芯片,则数据线为4根(数据位数为4)控制线主要有读写控制线和片选线两种。读写控制线控制芯片的读写操作(位线),片选线用于选中该芯片(字线)2021/7/174计算机组成原理计算机学院RAM芯片分析(1-2)RAM芯片地址线Ai数据线Di片选线CE读写控制线WE电源线Vcc2021/7/175计算机组成原理计算机学院主存储器的组织(2-1)主存储器的逻辑设计芯片

3、的选用、地址分配与片选逻辑、位扩展信号线的连接字扩展A0~ A13A14A15002021/7/176计算机组成原理计算机学院位扩展:给定的芯片字长位数较短,不满足设计要求的存储器字长,此时需要用多片给定芯片扩展字长位数。扩展字长(位数),字数不变方法:各存储芯片的地址线、片选线和读写线相应地并联,而各芯片的数据线单独列出原因:字数不变,则地址线一致;字长扩展,则扩展了数据线主存储器的组织(2-2)2021/7/177计算机组成原理计算机学院d=设计要求的存储器容量/选择芯片存储器容量【例3.2】利用1M×4位的SRA

4、M芯片,设计一个存储容量为1M×8位的SRAM存储器。 解:所需芯片数:d=(1M×8)/(1M×4)=2(片)设计的存储器字长为8位,存储器容量不变。连接的三组信号线如图3.9(P73)所示,地址线、控制线公用,数据线分高4位、低4位,但是数据线是双向的,与SRAM芯片的I/O端相连接。2021/7/178计算机组成原理计算机学院假设用16K*4位的芯片组成16K*8位的存储器,则如何扩展?总片数=16K*8/16K*4=2片地址线有:A0-A13共14根(16K=214)数据线为:16K*4为4根,16K*8为8根

5、连接如下:主存储器的组织(2-3)CSWE16K*4D0-D3CSWE16K*4D4-D7地址线A0-A13A0-A13A0-A13数据线D0-D7D0-D3D4-D7CSWE2021/7/179计算机组成原理计算机学院字扩展:给定的芯片存储容量较小(字数少),不满足设计要求的总存储容量,此时需要用多片给定芯片来扩展字数。扩展字数,字长(位数)不变方法:各存储芯片的地址线、数据线和读写线并联,高地址作为片选信号用于区分各个芯片原因:位数不变,则数据线一致;字数扩展,则扩展了地址线,对地址线的高地址部分进行译码成为片选信

6、号主存储器的组织(2-4)2021/7/1710计算机组成原理计算机学院d=设计要求的存储器容量/选择芯片存储器容量【例3.3】利用1M×8位的DRAM芯片设计2M×8位的DRAM存储器。 解:所需芯片数:d=(2M×8)/(1M×8)=2(片)设计的存储器如图3.10所示。字长位数不变,地址总线A0~A19同时连接到两片DRAM的地址输入端,地址总线最高位有A20、A20之分:A20作为DRAM1的片选信号,A20作为DRAM2的片选信号,这两个芯片不会同时工作。2021/7/1711计算机组成原理计算机学院假设用1

7、6K*8位的芯片组成64K*8位的存储器,则如何扩展?总片数=64K*8/16K*8=4片地址线有:64K*8共有16根,16K*8为14根数据线为:8根连接如下:主存储器的组织(2-5)2021/7/1712计算机组成原理计算机学院CSWE16K*8D0-D7CSWE16K*8D0-D7地址线A13A0数据线D0-D7WECSWE16K*8D0-D7CSWE16K*8D0-D7译码器地址线A15A14000110112021/7/1713计算机组成原理计算机学院主存储器的组织(2-6)主存储器的逻辑设计例题:某半导体

8、存储器,总容量4KB。其中固化区2KB,选用EPROM芯片2716(2Kx8/片);工作区2KB,选用SRAM芯片2114(1Kx4/片)。地址总线A15~A0(低),双向数据总线D7~D0(1)计算芯片数ROM区:2Kx81片2716RAM区:位扩展2片1Kx41Kx82组1Kx82KB4片2114字扩展(2)地址分配与片选逻辑

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。