内部存储器ppt课件

内部存储器ppt课件

ID:20392654

大小:1.48 MB

页数:84页

时间:2018-10-13

内部存储器ppt课件_第1页
内部存储器ppt课件_第2页
内部存储器ppt课件_第3页
内部存储器ppt课件_第4页
内部存储器ppt课件_第5页
资源描述:

《内部存储器ppt课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第三章存储系统3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6高速缓冲存储器cache3.1存储器概述3.1.1存储器的分类1、存储器的基本概念存储器是计算机的一种具有记忆功能的部件,用以存放程序和数据,它由一些能表示二进制数0和1的存储介质组成(常用有半导体器件和磁性材料).位(bit)是存储器中存储信息的最小单位,称为存储位或存储元,8位二进制数为一个字节(Byte),字(Word)是由一个或若干个字节组成,若干个存储元组成一个存储单元,许多存储

2、单元的集合形成一个存储体(MemoryBank).存储单元的编号称为地址.2、存储器各种不同的分类方法(1)按存储介质分类磁芯存储器、半导体存储器、磁表面存储器、光存储器(2)按存取方式分类随机存储器RAM(randomaccessmemory)、顺序存取存储器SAM(Sequentialaccessmemory)、直接存取存储器DAM(directaccessmemory)(3)存储内容的可变性只读存储器ROM(ReadOnlymemory)随机读写存储器RAM(randomaccessmemory)(4

3、)按信息的易失性分类易失性(挥发性)存储器:断电后信息消失非易失性(非挥发性)存储器:断电后信息仍能保存(5)按在计算机系统中的作用分类主存(内存)、辅存(外存)、Cache、控制存储器3.1.2存储器的分级结构单一种类的存储器无法同时满足价格、容量和速度三方面的要求,所以一个计算机系统的存储器由多种类型不同的存储器组成,构成不同的存储层次(MemoryHierarchy).典型的三级存储储体系结构分为“高速缓存---主存---外存”三个层次.如下图示:3.1.2存储器的分级结构中央处理器cache主存外存

4、cacheCPUM1M2M3三级存储体系结构示意图1.高速缓存(Cache):为解决CPU与主存之间的速度匹配,其中存放最近要使用的程序与数据,作为主存中当前活跃信息的副本.2.主存储器(内存):是CPU直接编程访问的存储器,存放计算机运行期间的大量程序的数据.由半导体存储器组成.3.外存储器(辅助存储器):CPU不能直接访问,存放暂时不用的程序和数据.速度慢、容量大、价格低.有磁盘存储器、磁带存储器、光盘存储器等。2.存取时间和存取周期存取时间(TA):从存储器接到读(或写)申请命令到从存储器读出(或写入

5、)信息所需的时间,也称为存储器访问时间(memoryaccesstime)或读/写时间。存取周期(memorycycletime):连续启动两次读操作所需间隔的最小时间,又称为读/写周期,用TM表示.3.存储器带宽:单位时间内存储器所存取的信息量,即CPU一次可以存取的数据位数,单位为位/秒.3.2SRAM存储器SRAM的优点是存取速度快,但容量不如DRAM大。3.2.1基本的静态存储元阵列1、存储位元所有SRAM的特征是用一个锁存器(触发器)作为存储元。只要直流供电电源一直加在这个记忆电路上,它就无限期的

6、保持记忆的1状态或0状态。如果电源断电,那么存储的数据(1或0)就会丢失。3.2SRAM存储器2、三组信号线地址线(指定存储器的容量)数据线(指定存储器的字长)控制线(指定对存储器是读操作还是写操作,读写操作不会同时发生)行线列线基本的静态存储元阵列.swf3.2.3读写周期波形图1、读写周期波形图精确地反映了SARM工作的时间关系。我们把握住地址线、控制线、数据线三组信号线何时有效,就很容易看懂周期波形图。2、在读周期中,地址线先有效,以便进行地址译码,选中存储单元。为了读出数据,片选信号CS和读出使能信

7、号OE也必须有效(由高电平变为低电平),从地址有效开始经tAQ(读出)时间,数据总线I/O上出现了有效的读出数据。之后CS、OE信号恢复高电平,tRC以后才允许地址总线发生改变。tRC时间我们叫读周期时间。3、在写周期中,也是地址线先有效,接着片选信号CS有效写命令WE有效(低电平),此时数据总线I/O上必须写入数据,在tWD时间段将数据写入存储器,之后撤销写命令WE和CS。为了写入可靠,I/O线的写入数据要有维持时间thD,CS的维持时间也比读周期长,tWC时间我们叫写周期时间。为了控制方便,一般取tRC

8、=tWC,通常叫存取周期。SRAM读写周期波形图.swf【例1】图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线,当R/W线为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误,并画出正确的写入时序图。错误的读写时序及改正.swf3.3DRAM存储器3.3.1DRAM存储元的记忆原理动态MOS随机读写存储器DRAM的存储容量极大,通常用作计算机的主存储器。S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。