(第十一讲)第6章 寄存器与计数器(1).ppt

(第十一讲)第6章 寄存器与计数器(1).ppt

ID:48644892

大小:825.00 KB

页数:53页

时间:2020-01-24

(第十一讲)第6章 寄存器与计数器(1).ppt_第1页
(第十一讲)第6章 寄存器与计数器(1).ppt_第2页
(第十一讲)第6章 寄存器与计数器(1).ppt_第3页
(第十一讲)第6章 寄存器与计数器(1).ppt_第4页
(第十一讲)第6章 寄存器与计数器(1).ppt_第5页
资源描述:

《(第十一讲)第6章 寄存器与计数器(1).ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第十一讲1第6章寄存器和计数器内容提要及重点(1)寄存器与移位寄存器(2)异步N进制计数器(3)同步N进制计数器(4)集成计数器重点(1)寄存器与移位寄存器的工作原理及应用。(2)计数器的工作原理,集成计数器的工作原理及应用。26.1寄存器与移位寄存器主要内容触发器构成的寄存器寄存器的工作过程4位集成寄存器74LS175的逻辑功能移位寄存器的五种输入输出方式触发器构成的移位寄存器4位集成移位寄存器74LS194的逻辑功能移位寄存器的应用举例36.1.1寄存器在数字电路中,用来存放二进制数据或代码的电路称为寄存器。一个由边沿D触发器构成的4位寄存器如下:4集成寄存器74L

2、S175的内部逻辑电路图及引脚图如图所示:5它的真值表如下表所示:66.1.2移位寄存器移位寄存器的各种输入输出方式(a)串行输入/右移/串行输出(b)串行输入/左移/串行输出7(c)并行输入/串行输出(d)串行输入/并行输出8(e)并行输入/并行输出9101.串行输入/串行输出/并行输出移位寄存器下图所示为边沿D触发器组成的4位串行输入/串行输出移位寄存器。图6-4串行输入/串行输出移位寄存器11(a)寄存器清零(b)第1个CP脉冲之后12(c)第2个CP脉冲之后(d)第3个CP脉冲之后13(e)第4个CP脉冲之后14例6-1对于图6-4所示移位寄存器,画出图6-6所

3、示输入数据和时钟脉冲波形情况下各触发器输出端的波形。设寄存器的初始状态全为0。图6-6例题6-1152.并行输入/串行输出/并行输出移位寄存器图6-7并行输入/串行输出/并行输出移位寄存器16工作原理:(1)当为低电平时,与门G1~G3被启动,并行输入数据D0~D3被送到各触发器的输入端D上。当时钟脉冲到来后,并行输入数据D0~D3都同时存储到各触发器中。这时可从各触发器输出端并行输出数据。17(2)当为高电平时,与门G1~G3被禁止,而门G4~G6被启动。这时各触发器的输出作为相邻右边触发器的输入,即构成一个向右移位寄存器。在时钟脉冲作用下,可从Q3端串行输出数据。1

4、83.集成电路移位寄存器常用集成电路移位寄存器为74LS194,其逻辑符号和引脚图如图6-8所示。图6-8集成移位寄存器74LS1941974LS194的真值表如表6-1所示:表6-1移位寄存器74LS194真值表20例6-2利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器。图6-9移位寄存器的扩展21例6-3由集成移位寄存器74LS194和非门组成的脉冲分配器电路如图6-10所示,试画出在CP脉冲作用下移位寄存器各输出端的波形。图6-10移位寄存器组成的脉冲分配器电路22图6-11移位寄存器组成的脉冲分配器输出波形由74LS194的真值表可得各输出端Q0~

5、Q3的波形如图6-11所示:236.1.3移位寄存器的应用1、环形计数器环形计数器的特点:电路简单,N位移位寄存器可以计N个数,实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数,通常不需要译码电路。缺点:状态利用率低,无效循环多。242、扭环形计数器为了增加有效计数状态,扩大计数器的模,可用扭环形计数器。一般来说,N位移位寄存器可以组成模2N的扭环形计数器,只需将末级输出反相后,接到串行输入端。253、最大长度移存型计数器(1)电路:采用异或门反馈(2)状态转换图000001→100→010→101→110→111→011264、移存型串行数据检测器275、用一

6、位全加器实现多位数的加法运算首先让S1S0=11,完成置数,然后,让S1S0=01,在CP作用下完成从低位到高位的求和运算。286.2异步2n进制计数器主要内容:2n进制异步加计数器电路2n进制异步减计数器电路异步2n进制计数器电路的构成方法异步3进制加计数器电路异步6进制加计数器电路异步非2n进制计数器电路的构成方法296.2.1异步2n进制计数器图6-12异步22进制加计数器1.异步22进制计数器30图6-13图6-12中计数器的输出波形31图6-1422进制异步减计数器3233异步2n进制计数器的规律:(a)异步2n进制计数器由n个触发器组成,每个触发器均接成T′

7、触发器。(b)各个触发器之间采用级联方式,其连接形式由计数方式(加或减)和触发器的边沿触发方式(上升沿或下降沿)共同决定。34356.2.2异步非2n进制计数器异步3进制加计数器以异步4进制加计数器为基础构成,实现这一点,必须使用带异步清零端的触发器图6-15异步3进制加计数器电路36异步3进制加计数器输出波形:37任意的异步非2n进制计数器构成方式与上述3进制计数器一样,即采用“反馈清零”法。38图6-18异步6进制加计数器电路396.3同步n进制计数器主要内容:22进制同步加计数器电路22进制同步减计数器电路23进制同步加计数器电路2

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。