陕西理工学院数字电子技术基础 期末考试试卷.doc

《陕西理工学院数字电子技术基础 期末考试试卷.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、陕西理工学院数字电子技术基础期末考试试卷总分题号一二三四五满分20203030核分人得分复查人复核分电信系班级姓名学号一、填空题（本题每空1分，共20分）1、试写出图示逻辑符号的输出方程式Y=。2、利用对偶规则写出函数的对偶式（1）Y＝A（B＋C）→。（2）→。3、在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为，而若逻辑电路的输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关，则称其为。4、数字比较器是用于对两数，以判断其的逻辑电路。5、设A1A0为四选一数据选择器的地址码，D0~D3为数据输入，Y为数据输出，则输出Y

2、与Di和Ai之间的逻辑表达式为Y＝。6、若要构成七进制计数器，最少用个触发器，它有个无效状态。。7、由555定时器构成的施密特触发器，已知电源电压VCC=9V其正向阈值电压V+=；负向阈值电压V-=，回差电压△VT=。8、线性DAC输出的信息是与信息成正比例的电压或电流。9、为使取样输出信号不失真地代表输入模拟信号，则取样周期TS和输入模拟信号频带的上限值fmax必须满足的关系是。二、选择题（每小题2分，共20分）1、下列一组数中，（）是等值的。①（A7）16②（10100110）2③（166）10A．①和③B.②和①C.②和③2、下列触发器中，没有约束条件的是（）

3、A基本RS触发器B．主从RS触发器G钟控RS触发器D．边沿D触发器3、的最小项之和的形式是（）。A.B.C.4、为实现将T触发器转换为D触发器，下图所示电路的虚线框内应是（）A．与门B．与非门C．异或门D．同或门5、由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯L暗为“0”，则该电路为（）A“与”门B“或”门C“非”门D以上各项都不是6、74LS138是３线—８线译码器，译码为输入低电平有效，若输入为A2A1A0=100时，输出-3-为（）A.00010000B.11101111C.11110111D.000001007、左移移

4、位寄存器的现态为0011，其次态为（）A1001或0001B0111或0110C1011或1001D1000或10018、某ROM的地址线为8位，输出线为4位。其容量为（）A28×2位B28×4位C28×24位D8×4位9、图（a）由555定时器组成的电路是；A.单稳态触发器B.施密特触发器C.多谐振荡器已知图（a）输入、输出脉冲波形如图（b）所示，则输出脉冲的宽度Tw=⑴Tw=2.2RC⑵Tw=1.1RC⑶Tw=RC10、不能用来描述组合逻辑电路的是（）A真值表B卡诺图C逻辑图D驱动方程三、综合分析题（本题30分）1、.根据要求完成下列各题：（每小题6分，共12分

5、）(1)用卡诺图将函数：.用卡诺图法化简逻辑函数：（2）将下图所示电路化简成最简与或表达式。2、.在如图所示的电路中，74LS138是3线-8线译码器。（6分）试写出输出Y1、Y2的逻辑函数式，并分析其逻辑功能。3、由触发器和门电路构成的同步七进制计数器如图所示。（12分）(1)试写出驱动方程、状态方程;-3-(1)画出电路的状态转换图,检查电路能否自启动。四、设计题（每小题8分，共30分）1.用CT74LS151型8选1数据选择器实现。CT74LS151的逻辑功能表如下表所示。（8分）选择选通输出A2A1A1Y×××100000D00010D10100D20110

6、D31000D41010D51100D61110D72、用中规模集成计数器74160设计一个64进制计数器（10分）10.用JK触发器和门电路设计六进制同步计数器，并检查电路能否自启动。其编码为：000→001→011→111→101→100→000-3-