超高速集成电路硬件描述语言VHDL.ppt

《超高速集成电路硬件描述语言VHDL.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、超高速集成电路硬件描述语言VHDL概述第一节VHDL语言的基本组成第二节VHDL数据类型和属性第三节VHDL的行为描述第四节VHDL的结构描述小结VHDL概述★设计方法◆传统的电路系统设计方法：纯硬件逻辑设计（试凑法）存在的问题：当系统规模增大，设计工作量大，设计周期长；设计电路的体积大、功耗大、可靠性较低；交流性较差。◆现代电路的设计方法：硬件设计+软件设计从上至下的设计方法出现HardwareDescriptionLanguage,HDL★硬件描述语言◆ABEL◆AHDL◆VerilogHDL◆VHDL美国国防部在80年代初提出了VHSIC（VeryHighSpe

2、edIntegratedCircuit）计划，其目标之一是为下一代集成电路的生产，实现阶段性的工艺极限以及完成10万门级以上的设计，建立一项新的描述方法。1981年提出了一种新的HDL，称之为VHSICHardwareDescriptionLanguage，简称为VHDL。VHDL概述IEEE标准★VHDL语言的主要优点◆　是一种多层次的硬件描述语言，覆盖面广，描述能力强。即设计的原始描述可以是非常简练的描述，经过层层细化求精，最终成为可直接付诸生产的电路级或版图参数描述，整个过程都可以在VHDL的环境下进行。◆VHDL有良好的可读性，即可以被计算机接受，也容易被理解用VH

3、DL书写的原文件，既是程序，又是文档，既是技术人员之间交换信息的文件，又可作为合同签约者之间的文件。VHDL概述◆VHDL本身的生命期长。因为VHDL的硬件描述与工艺技术无关，不会因工艺变化而使描述过时。与工艺技术有关的参数可通过VHDL提供的属性加以描述，工艺改变时，只需修改相应程序中的属性参数即可。◆支持大规模设计的分解和已有设计的再利用。一个大规模设计不可能一个人独立完成，它将由多人，多项目组来共同完成。VHDL为设计的分解和设计的再利用提供了有力的支持。◆VHDL已成为IEEE承认的一个工业标准，事实上已成为通用硬件描述语言。VHDL概述★VHDL语言的主要优点第一

4、节VHDL的基本组成VHDL语言参数部分——程序包接口部分—设计实体描述部分—结构体LIBRARYieee;USEieee.std_logic_1164.all;一、参数部分——程序包程序包IEEE标准的标准程序包设计者自身设计的程序包设计中的子程序和公用数据类型的集合。调用数据类型标准程序包的VHDL语言描述放在VHDL程序的最前面，表示以后在实体或结构体中要用到数据类型包中的数据类型。调用程序包语句标准程序包定义程序包二、接口部分—设计实体kxora1b1c1设计实体提供设计模块的公共信息，是VHDL设计电路的最基本部分。VHDL实体的描述方法：ENTITYkxorIS

5、PORT(a1,b1:INstd_logic;c1:OUTstd_logic);ENDkxor;调用程序包语句标准程序包定义程序包实体及实体声明语句一个模块中仅有一个设计实体。二、接口部分—设计实体ENTITYkxorISPORT(a1,b1:INstd_logic;ENDkxor;c1:OUTstd_logic);ENTITY、IS、PORT、IN、OUT和END为关键字；ENTITY...END之间表示实体内容；kxor表示实体的名称，即电路的符号名；PORT——端口（引脚）信息关键字，描述了信号的流向；IN——输入模式；OUT——输出模式；std_logic表示信号取

6、值的类型为标准逻辑。ENTITYselISPORT(d0,d1,d2,d3:INBIT;s:ININTEGERRANGE0TO3;out1:OUTBIT);ENDsel;d0d1d2d3sout1sel二、接口部分—设计实体再例：三、描述部分—结构体结构体描述实体硬件的互连关系、数据的传输和变换以及动态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件的某一方面特性，例如行为特性，结构特性。ARCHITECTUREkxor_arcOFkxorISBEGINc1<=(NOTa1ANDb1)OR(a1ANDNOTb1);ENDkxor_arc;调用程序包语句标准程序包定

7、义程序包实体及实体声明语句结构体1结构体2结构体nkxora1b1c1a1b1c1kxora1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1a1b1c1第二节VHDL数据类型和属性VHDL硬件描述语言中涉及到了许多信号，变量和常量，它们用来保持数据。在VHDL中，保持数据的信号，变量和常量称为