《微电子学概论》第六章 集成电路设计的EDA系统.ppt

《《微电子学概论》第六章 集成电路设计的EDA系统.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、集成电路设计的EDA系统BehaviorSpecificationRegister-transferLogicCircuitLayout集成电路设计结构集成电路设计流程OUTLINEICEDA系统概述高层级描述与模拟—VHDL及模拟综合逻辑模拟电路模拟时序分析和混合模拟版图设计的EDA工具器件模拟工艺模拟计算机辅助测试（CAT）技术ICEDA系统概述EDA（ElectronicDesignAutomation）电子设计自动化；ComputerAidedDesign，CADEDA的目的运用计算机辅助设计，建立起完整的电子系统设计、分析、

2、模拟、仿真、综合等手段，以使整个电子系统的设计能够在计算机平台上自动运行。ICEDA系统的作用什么是模拟？对于设计输入抽象出模型，施加外部激励，观察输出，进行判断ICEDA系统的发展整个设计过程就是把高层次的抽象描述逐级向下进行综合、验证、实现，直到物理级的低层次描述，即掩膜版图。各设计阶段相互联系，例如，寄存器传输级描述是逻辑综合的输入，逻辑综合的输出又可以是逻辑模拟和自动版图设计的输入，版图设计的结果则是版图验证的输入。ICEDA系统介入了包括系统功能设计、逻辑和电路设计以及版图设计等在内的集成电路设计的各个环节IC设计中的EDA

3、系统OUTLINEICEDA系统概述高层级描述与模拟—VHDL及模拟综合逻辑模拟电路模拟时序分析和混合模拟版图设计的EDA工具器件模拟工艺模拟计算机辅助测试（CAT）技术硬件描述语言HardwareDescriptionLanguage,HDLHDL出现的背景复杂电子系统难以用逻辑图、电路图和逻辑表达式等描述，希望有更加简练、使用top-down设计方法的描述，因此出现了多种HDL语言。通常指高层设计阶段描述硬件HDL语言的特点抽象地对电子实体进行精确、简练的行为描述和结构描述可在不同层次上，形成用于模拟和验证的设计描述多层次混合描述

4、既可被模拟，又可被综合出现多种HDL语言，为便于信息交换和维护，出现工业标准几种主要的硬件描述语言VHDL美国国防部开发。在不同的抽象程度上描述各种不同层次的电子系统。支持行为级、RTL级、门级设计。即可作为硬件动作的描述，又可作为功能模拟或逻辑综合的输入。Verilog作为逻辑模拟软件的输入语言而开发的。描述能力没有VHDL强，但结构化语言，程序库丰富。应用广泛。系统功能设计的EDA技术系统描述与模拟：VHDL语言及模拟基本概念：描述硬件电路，可以抽象地表示电路的行为和结构（完成什么功能，怎样组成）作用：对IC设计，支持从系统级到门

5、和器件级的电路描述，并具有在不同设计层次上的模拟验证机制可作为综合软件的输入语言，支持电路描述由高层向低层的转换建模机制、模拟算法、模拟环境VHDL建模机制基本结构行为描述结构描述VHDL语言的建模机制——基本结构硬件单元在VHDL中用设计实体描述。实体外观实体说明：实体命名，实体与外部环境的接口描述，未涉及其内部行为及结构实体功能在结构体中实现(如何组成，实现什么功能）结构体：实体的输入-输出关系，实体的结构和行为描述对应一个实体说明可以有多个结构体，不同的实现方案功能描述（结构体）：行为描述：设计者集中在抽象行为的设计，暂不考虑

6、设计的结构细节。结构描述：描述设计的结构：元件及其连接。数据流描述混合描述VHDL建模机制基本结构行为描述结构描述VHDL语言的建模机制——行为描述电子实体中的行为：反映信号的变化、组合和传播行为的特点是信号的延迟和并行性。VHDL中描述行为的基本单位是进程，由进程语句描述。process进程并行：每个进程仅在满足一定条件的某个时刻被激活，同一时刻可以有多个进程被激活对于串行机，模拟时钟在每个时刻停下，直到每个时刻被激活进程全被处理完信号：各进程之间的通信，数据通路。信号的状态可能影响与信号相关的进程的状态。进程内部，信号用变量表示

7、。延迟描述：反映时序，建立精确的电路硬件模型什么是延迟？传输延迟惯性延迟：输入信号在指定延迟时间内保持不变，元件的输出端才有响应。进程为行为的基本单元信号作为系统进程之间的数据通路各进程并行执行VHDL建模机制基本结构行为描述结构描述VHDL语言的建模机制——结构描述若干部件用信号线互连形成一个实体。部件的实现：对某元件的调用或配置（例元）一个结构体由若干例元互连而成例化：与实际信号关联与实体和结构体关联结构描述中的信号：连接例元，值传递例元的输出值变化会影响以此信号为输入的其他例元元件例化语句可以并行元件配置FOR<元件标号>:<

8、元件名>USEENTITY<库名>.<实体名>（结构名）标号例元所引用的元件对应于某指定库的某实体和某结构体灵活应用用户：语言输入，模拟器模拟基本模拟过程示意图OUTLINEICEDA系统概述高层级描述与模拟—VHDL及