硬件描述语言第07讲.ppt

《硬件描述语言第07讲.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、硬件描述语言及器件主讲教师：苏淑靖12/13学年第1学期教材：侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计.教学安排第1讲：VHDL概述及其基本结构第2讲：VHDL的基本元素第3讲：VHDL的结构体描述，进程第4讲：VHDL的顺序语句第5讲：VHDL的并行语句第6讲：基本逻辑电路设计第7讲：状态机电路设计第7讲：状态机电路设计有限状态机的基本概念一般有限状态机的设计穆尔（Moore）型状态机米利（Mealy）型状态机VHDL程序综合举例1有限状态机的基本概念时序电路分析：驱动方程，状态方程，输出方程，状态转换表，状态转换图。

2、时序电路设计？状态机就是在有效状态内，在时钟的驱动下，通过给定初始状态，能够自动完成状态间的循环和相应状态的输出的时序逻辑电路。这种时序电路称为状态机（StateMachine）。由于电路的状态是有限的，所以叫有限状态机（FiniteStateMachine，简称FSM）。FSM是数字逻辑电路及数字系统的重要组成部分，常用于数字系统核心部件的设计，实现高效高可靠性的逻辑控制。状态机分为状态译码部分：根据输入以及系统当前的状态，由状态方程来决定下一状态的状态码。状态输出部分：根据当前的状态码决定电路的当前输出。状态转换部分：将下一状态

3、转变为当前状态。1有限状态机的基本概念有限状态机基本功能：根据当前状态和输入条件决定状态机的内部状态转换；根据当前状态和输入条件确定输出信号序列。状态译码状态转换状态输出有限状态机状态输出根据当前状态确定系统的输出状态转换将状态译码的结果，即下一状态转换为当前状态状态译码根据当前状态和当前输入，确定状态机的下一状态码有限状态机工作图1有限状态机的基本概念状态机的状态编码有限状态机设计是基于状态描述的，因此首先必须对系统中的每一个工作状态有一个合理的表达。通常用编码表示工作状态。二进制编码方案：是用N位二进制数，表示M个工作状态，当然

4、必须满足2N大于等于M。一位热码编码方案：用N位二进制数表示N个状态，每一位编码对应一个触发器，状态机中的每个状态都由其中一个触发器的状态来表示。有限状态机的技术优势：设计方案相对固定，结构简单，可定义符号化枚举类型的状态。状态机的VHDL描述层次分明，结构清晰，易读易懂。基于有限状态机技术设计的控制器其工作速度大大优于CPU。基于有限状态机技术设计的控制器其可靠性也优于CPU。状态和输入条件确定输出信号序列。1有限状态机的基本概念根据输出信号和输入信号以及电路状态的关系，状态机可以分为两种：穆尔（Moore）型和米利（Mealy）

5、型。Y=F[X,Q]Y=F[Q]米利（Mealy）型：摩尔（Moore）型：Mealy状态机结构组合电路状态寄存器组合电路clkresetinputNext_statepresen_stateoutputMoore状态机结构组合电路状态寄存器clkresetinputNext_stateoutputpresen_state2一般有限状态机的设计1）说明部分说明部分中使用TYPE语句定义新的数据类型，该类型为枚举型，其元素通常都用状态机的状态名来定义。状态变量应定义成信号，便于信息的传递；并将状态变量的数据类型定义为含有既定状态元素的

6、行定义的数据类型。ARCHITECTURE...ISTYPEFSM_STIS(s0，s1，s2，s3);SIGNALcurrent_state,next_state:FSM_ST;...--有限状态机的组成2一般有限状态机的设计2）主控时序进程主控时序进程负责状态机的运转和在时钟驱动下负责状态转换的进程。状态机是随外部时钟信号，以同步时序方式工作的。因此，状态机中必须包含一个对工作时钟信号敏感的进程，作为状态机的“驱动泵”。当时钟发生有效跳变时，状态机的状态才发生变化。一般地，主控时序进程可以不负责下一状态的具体取值。REG:PRO

7、CESS(reset,clk)—主控时序进程BEGINIFreset='1'THENcurrent_state<=s0;ELSIFclk='1'ANDclk'EVENTTHENcurrent_state<=next_state;ENDIF;ENDPROCESS;--有限状态机的组成2一般有限状态机的设计--有限状态机的组成3.主控组合进程主控组合进程的任务：根据外部输入的控制信号（包括来自状态机外部的信号和来自状态机内部其它非主控的组合或时序进程的信号），或（和）当前状态(current_state)的状态值,确定下一状态（next

8、_state）的取向，即next_state的取值内容，以及确定对外输出或对内部其它组合或时序进程输出控制信号的内容。COM:PROCESS(current_state,state_inputs)–主控组合进程BEGINCASEcur