数字电路：全加器比较器.ppt

《数字电路：全加器比较器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、4.2二进制运算电路1半加器和全加器的运算逻辑半加器全加器2集成多位加法器芯片串行进位加法运算超前进位集成4位加法器74LS283全加器的应用1分为不考虑低位来的进位和考虑低位进位两种情况半加器全加器两个1位二进制数相加的过程2不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算半加器的真值表逻辑表达式逻辑图1000C011110101000SBA半加器的真值表C=AB1.半加器（HalfAdder）1-2半加器和全加器31110111010011100101001110100110010100000CiSiCi-1BiAi全加器真值

2、表全加器进行加数、被加数和低位来的进位信号的相加2.全加器（FullAdder）4逻辑图全加器逻辑图与实现电路实现电路5两个半加器构成一个全加器611011001+011010011两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位两个4位二进制数相加的过程73集成多位加法器芯片1.串行进位加法器----采用四个1位全加器组成在电路上如何实现两个四位二进制数相加？A3A2A1A0+B3B2B1B0低位的进位信号送给邻近高位作为输入信号任一位的加法运算必须在低一位的运算完成之后才能进行串行进位加法

3、器运算速度不高。82.超前进位集成4位加法器74LS28374LS283逻辑框图74LS283引脚图9进位输入是由专门的“进位逻辑门”来提供超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号3.超前进位加法原理该门综合所有低位的加数、被加数及最低位进位输入1074LS283逻辑图113.超前进位加法器74LS283的应用例1用两片74LS283构成一个8位二进制数加法器在片内是超前进位，而片与片之间是串行进位。128421码输入余3码输出1100例2用74LS283构成8421BCD码转换为余3码的码制转换电路8

4、421码余3码000000010010001101000101+0011+0011+0011CO13补码和反码的关系式:N补=N反+1。反码和补码这里只讨论数值码，不包括符号位原码自然二进制码反码将原码中的所有0变为1，所有1变为0后的代码。反码与原码的一般关系式：N反=（2n1）N原补码N补=2nN原原码：000101反码：111010111111补码：111011例3*利用加法器完成减法运算14加补码完成减法运算1）AB0的情况。1010000100补码和反码的关系式:N补=N反+1进位反相借位2）AB<0的情况

5、。01100借位11100进位反相0101-000101000001-0101-0100结果表明，在A–B0时，借位信号为0，所得的差就是差的原码。在A–B<0时，借位信号为1，所得的差是差绝对值的补码。15由加补码完成减法运算的减法器电路164.3数值比较器1数值比较器的逻辑功能2集成4位数值比较器74LS85集成数值比较器74LS85的功能数值比较器的位数扩展171数值比较器的逻辑功能输入输出ABFA>BFA

6、完成对两个二进制数A、B进行大小比较真值表逻辑表达式逻辑图1位数值比较器的逻辑图18先从高位比起，高位不等时，即可区别数值的大小当高位相等，再比较低位数，比较结果由低位决定2.多位数值比较器的设计原则1974LS8574LS85的引脚图74LS85比较器不仅能完成两个4位二进制数的大小比较，还能扩展为更多位数的数值比较74LS85的示意框图3.集成4位数值比较器74LS8520输入输出A3B3A2B2A1B1A0B0IA>BIABFAB3××××××HLLA3B

7、2×××××HLLA3=B3A2B1××××HLLA3=B3A2=B2A1B0×××HLLA3=B3A2=B2A1=B1A0

8、组成8位数值比较器（串联扩展方式）低位片高位片低四位高四位输出在位数较多或比较速度有要求时应采取并联方式4.集成数值比较器的位数扩展（串联方式）22B3A3~B0A0B7A7~B4A4B11A11~B8A8