欢迎来到天天文库
浏览记录
ID：47661876
大小：1.24 MB
页数：6页
时间：2020-01-29
《用EDA实现具有校时校分功能的数字钟》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、电子线路实验课程设计报告EAD实现多功能数字钟专业班级：姓名：学号：一、实验任务用FPGA器件和EDA技术实现多功能数字钟的设计已知条件：1、MAX+PLUS2软件2、FPGA实验开发装置基本功能：1、以数字形式显示时、分、秒的时间2、小时计数器为24进制3、分、秒计数器为60进制扩展功能：1、校时、校分2、仿电台报时3、时段控制4、定点闹时二、实验步骤1、设计一个60进制的电路。做出电路和仿真。2、设计一个24进制的电路。做出电路和仿真。3、设计一个校时校分的电路。4、把24进制和2个60进制以及校时校
2、分电路打包后，按秒、分、时的顺序连接起来，并做出电路和仿真。二、实验结果分析画60进制电路图，如下示对图形进行编译及波形仿真，并存档，仿真波形如下所示画24进制电路图，如下示对图形进行编译及波形仿真，并存档，仿真波形如下所示校时校分功能的电路图如下将所有电路封装连接，如下图对图形进行编译及波形仿真，并存档，仿真波形如下所示四、实验总结此次实验的重点是理解60进制的电路流程图，并在此基础上设计24进制的电路。并需要把24进制和60进制连成数字钟的电路。在编译电路图的过程中，需要注意的是在通过60进制改为24
3、进制的时候，不能再原图上改，应该先保存一次后，改变了再重新保存一次，注意名字的改变。在文件夹中应该同时有60和24进制的原理图仿真图等
此文档下载收益归作者所有
