硬连线控制器设计

《硬连线控制器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、模型机硬连线控制器设计一、实验目的（1）融会贯通计算机组成原理与体系结构课程各章教学内容，通过知识的综合运用，加深对CPU个模块工作原理及相互联系的认识；（2）掌握硬连线控制器的设计方法；（3）培养科学研究能力，取得设计和调试的实践经验。二、实验设备（1）TEC-8实验系统1台（2）Pentium3以上的PC1台（3）双踪示波器1台（4）直流万用表1块（5）逻辑测试笔（在TEC-8实验台上）1支三、设计与调试任务（1）设计一个硬连线控制器，和TEC-8模型计算机的数据通路结合在一起，构成一个完整的CPU，对该CPU要求：l能顾完成控制台操作，包括启动程序运行、读存储器、写存储器、读寄

2、存器、写寄存器。l能够执行表3.1中的指令，完成规定的指令功能。表3.1中，XX代表任意值，Rs代表源寄存器号，Rs代表目的寄存器号。在条件转移指令中，@代表当前PC的值，offset是一个四位的有符号数，第三位是符号位，0代表正数，1代表负数。注意：@不是当前指令的PC值，而是当前指令的PC值加1。表Error!Notextofspecifiedstyleindocument..1新设计CPU的指令系统名称助记符功能指令格式IR7IR6IR5IR4IR3IR2IR1IR0加法ADDRd,RsRd←Rd+Rs0001RdRs减法SUBRd,RsRd←Rd-Rs0010RdRs逻辑与A

3、NDRd,RsRd←RdandRs0011RdRs加1INCRdRd←Rd+10100RdXX取数LDRd,[Rs]Rd←[Rs]0101RdRs存数STRs,[Rd]Rs→[Rd]0110RdRsC条件转移JCoffset若C=1，则PC←@+offset0111offsetZ条件转移JZoffset若Z=1，则PC←@+offset1000offset无条件转移JMPRdPC←Rd1001RdXX输出OUTRsDBUS←Rs1010XXRs停机STP暂停运行1110XXXXl在Quartus

4、

5、下对硬连线控制器进行编程的编译。l将编译后的硬连线控制器下载到TEC-8实验台的可编程

6、器件EPM7128S中去，使得EPM7128S成为一个硬连线控制器。l根据指令系统，编写检测硬连线控制器正确性的测试程序，并用测试程序对硬连线控制器在单微指令方式下进行调试，直到成功。（2）在调试成功的基础上，整理出设计文件。1.硬连线控制器逻辑模块图；2.硬连线控制器指令周期流程图；3.硬连线控制器的硬件描述语言源程序；4.测试程序；5.设计说明书；6.调试总结。四、硬连线控制器逻辑模块图本实验要求设计硬连线控制器，而仍然利用实验台的数据通路和其他模块。因此我们只需对硬连线控制器部分进行编程就行了。TEC-8模型计算机电路框图如下图1。图1TEC-8模型计算机电路框图从电路框图中可

7、知，硬连线控制器与微程序控制器不同，其产生的控制信号除了受译码器输出信号SWC~SWA、IR7~IR4，节拍电位信号T1~T3，状态条件信号Z、C，以及CLR#的控制外，还受时序发生器产生的节拍脉冲信号W3~W1的控制。硬连线控制器的逻辑模块图为：图2硬连线控制器的逻辑模块图五、硬连线控制器指令周期流程图与微程序控制器不同，硬连线控制器以节拍电位W3~W1为时间单位。其指令周期流程图为：图3硬连线控制器参考流程图一个执行框代表一个节拍电位时间，TEC-8实验系统中采用了可变节拍数来执行一条机器指令。从上图中可知，大部分指令只需要两个节拍电位W1和W2，少数指令还需要W3。因此当需要W

8、3时在W2时产生一个信号LONG。时序信号发生器收到信号LONG后产生W3。有的操作如写寄存器需要四个节拍电位，将该操作化成两条机器指令的节拍，通过信号ST0联系在一起。还可以只产生W1，通过SHORT信号实现。根据硬连线流程图还可以得到组合逻辑译码表，如下表2：表2组合逻辑译码表IRADDSUBANDINCLDSTJMPOUTSTPJCJZLIRW1W1W1W1W1W1W1W1W1W1W1MW2W2W2/W3W2W2S3W2W2W2W2/W3W2W2S2W2W2W2S1W2W2W2/W3W2W2S0W2W2W2W2CINW2LDCW2W2W2LDZW2W2W2W2DRWW2W2W2

9、W2W3ABUSW2W2W2W2W2W2/W3W2W2LARW2W2PCADDC,W2Z,W2LPCMBUSW3MEMWW3LONGW2W2STOPW2PCINCW1W1W1W1W1W1W1W1W1W1W1根据译码表，对以后的编程和错误查找有很大的帮助。六、程序编写过程利用Verilog语言，在Modelsim环境下进行编程和仿真。刚开始做实验时心里是茫然的，不知道从哪里开始，无从下手，不知道采用什么方法，加上对Verilog语言的掌握还不够熟练，因此第一