硬布线控制器设计与调试课程设计

《硬布线控制器设计与调试课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、成绩中国农业大学课程设计报告（2015-2016学年夏季学期）设计题目：硬布线控制器设计与调试课程名称：计算机组成原理课程设计任课教师：黄岚班　　级：计算机141学　　号：1408010112姓　　名：目录一、课程设计简述：31.教学目的：32.课设任务：33.实验设备简介：33.1、TEC4-A计算机组成原理实验系统[1]33.2、万用表53.3、PC机5二、总体设计思路：51.指令系统：52.数据通路：63.硬布线控制器的设计原理：7三、设计与调试方案：71.设计步骤：71.1.根据数据通路得出指令周期流程图71.2.根据指令流程图将

2、微信号的输出条件列出：101.3.根据微信号的输出条件写用ABEL语言表示的布尔表达式：112.调试步骤：14四、验证性实验：141.课程设计要求的基础实验：14预置寄存器及存储单元内容：14程序代码：14执行结果：152.自备的检验性实验：15预置寄存器及存储单元内容：15程序代码：15执行结果：15五、课程设计中遇到的问题及体会：16参考文献：16硬布线控制器的设计与调试课程设计报告一、课程设计简述：1.教学目的：1)融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的

3、认识，特别是对硬布线控制器的认识。2)学习运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会ISP技术相对于传统开发技术的优点。3)培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。2.课设任务：1)按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。2)根据设计图纸，在通用实验台上进行组装，并调试成功。3)在组装调试成功的基础上，整理出设计图纸和其他文件，包括：A.总框图（数据通路图）；B.硬布线控制器逻辑模块图；C.模块ABEL语言源程

4、序（如果有的话）；D.硬布线控制流程图；E.元件排列图；F.设计说明书；G.调试小结。3.实验设备简介：3.1、TEC4-A计算机组成原理实验系统[1]实验的主体设备，为课程设计提供了硬件基础；所有硬布线控制器及指令系统的设计和实现都基于该仪器的数据通路。现对该仪器简介如下：A.TEC一4计算机组成原理实验系统特点:1)计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。1)计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。2)控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。3

5、)实验台上包括了I片在系统编程芯片ispLSI1032，学生可用它实现硬布线控制器。4)该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验。电源部分采用模块电源，重量轻，具有抗电源对地短路能力。A.TEC一4计算机组成原理实验系统的组成：1)控制台2)数据通路3)控制器4)用户自选器件试验区5)时序电路6)电源部分B.TEC一4计算机组成原理实验系统信号标志及其作用信号作用LDIR(CER)为1时，允许对IR加载，此信号也可用于作为双端口存

6、储器右端口选择CERLDPC(LDR4)为1时，允许对程序计数器PC加载，此信号也可用于作为R4的加载允许信号LDR4。PC＿ADD为l时，进行PC+D操作。PC＿INC为l时，进行PC+l操作M4当M4=1时，R4从数据总线DBUS接收数据;当M4=0时，R4从指令寄存器IR接收数据LDIAR为1时，对中断地址寄存器IAR加载LDAR1(LDAR2)为1时，允许对地址寄存器AR1加载，此信号也可用于作为允许对地址寄存器AR2加载。AR1＿INC为1时，允许进行ARl+l操作M3当M3=1时，AR2从数据总线DBUS接收数据;当M3=0时

7、，AR2从程序计数器儿接收数据LDER为l时，允许对暂存寄存器ER加载。IAR＿BUS#低有效，为0时将中断地址寄存器IAR送数据总线DBUS。SW_BUS#低有效，为0时将控制台开关SW7一SW0送数据总线DBUS。RS_BUS#低有效，为0时将寄存器堆RF的B端口送数据总线DBUSALU_BUS为l时，将ALU中的运算结果送数据总线DBUSCEL#低有效，为0时允许双端口存储器左端口进行读、写操作LRW当LRW=l且CEL#=0时，双端口存储器左端口进行读操作;LRW=0且CEL#='0时，双端口存储器左端口进行写操作WRD为l时，允

8、许对寄存器堆RF进行写操作LDDRl(LDDR2)为1时允许对操作数寄存器DRl加载。此信号也可用于作为对操作数寄存器DR2加载M1(M2)当M1=1时，操作数寄存器DR1从数据总线DBUS接