数字电子技术课程设计实验报告

数字电子技术课程设计实验报告

ID:47517618

大小:640.62 KB

页数:23页

时间:2020-01-12

数字电子技术课程设计实验报告_第1页
数字电子技术课程设计实验报告_第2页
数字电子技术课程设计实验报告_第3页
数字电子技术课程设计实验报告_第4页
数字电子技术课程设计实验报告_第5页
资源描述:

《数字电子技术课程设计实验报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、常州工学院数字电子技术课设报告课题名称数字电子计数器学院计算机信息工程学院学期2015-2016学年第一学期专业通信工程学号14030724姓名王明高班级14通信一-23-2015年12月30日目录一.设计目的和意义-3-二.设计内容和要求-3-三.设计思路-4-3.1数字计时器的基本原理-4-3.1.1石英晶体振荡器设计-4-3.1.2石英晶体振荡器设计分频器设计-5-3.1.3计数器设计-6-3.1.4译码和显示电路-7-3.1.5校时电路-8-3.1.7控制电路设计-9-3.1.8鸣叫电路-10-四.器件的选用-11-4.1器材-11-4.1.

2、1元器件-11-4.1.2仪器-11-4.2其他问题和原则-12-五.如问用实验箱来实现课题,在实现课题时碰到了哪些实际问题?如何处理?如何提高工作效率?-12-六.通过本次课程设计,谈谈心得体会。-13-七.附件一-13-八.附件二:原理图、接线图等-16-连线实物图:-18--23-九.附件三:元件清单表-18--23-一.设计目的和意义本课题设计的是数字电子计时器,它包含两个电路部分——数字电子计时电路和整点报时电路。对于数字电子计时器电路来说目的就是了解计时器主体电路的组成及工作原理;熟悉采用异步时序电路设计方法实现课题要求;熟悉集成电路及有

3、关电子元器件的使用。而整点报时电路主要是为了掌握异步时序电路设计方法,结合课题一完成整点报时电路设计,解决有关实际问题,锻炼综合应用能力。二.设计内容和要求2.1数字电子计时电路的设计要求为:1.根据计时器的方框图和指定器件,完成计时器主体电路设计及实验;2.利用异步时序电路的方法,设计一个24进制的时控电路,要求当计数器运行到23时59分59秒时,秒个位计数器再接收一个秒脉冲信号后,计数器自动显示为00时00分00秒,完成进制的计时要求;3.具有校时、分、秒;4.在实验板上安装、调试出课题所要求的计时器;5.画出逻辑电路图、时序图,并写出设计报告。

4、2.2整点报时电路的设计要求如下:1.计一个电路,当计时器每逢运行到整点时,皆要发出整点报时鸣叫声;2.报时信号模拟上海人民广播电台的报时频率,前五响为低音(750HZ),后一响为高音(1000HZ);3.开始鸣第一响,整点时鸣最后一响,共鸣叫六响;4.每次鸣叫历时0.5秒;-23-5.画出有关时序图及原理图。三.设计思路3.1数字计时器的基本原理数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成,各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图1-1所示。石英晶体振荡器产生的时标信号送到分频器,分频电路将时标信号分成每

5、秒一次的方波作为秒信号。秒信号送入计数器进行计数,并将累计结果以“时”、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。“分”显示电路与“秒”相同;“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位LED七段显示器显示。现分别介绍如下:-23-图1-1计时器主体电路框图3.1.1石英晶体振荡器设计石英晶体振荡器的作用是产生一个标准频率信号,然后再由分频器分成时间秒脉冲,因此振荡器振荡的精度与稳定度,决定了计时器的精度和质量。振荡电路由石英晶体、微调电容、反相器构成,如图1-2所示。图

6、中Rf为反馈电阻(10~100MΩ),目的是为CMOS反相器提供偏置,使其工作在放大状态(而不是作反相器用)。C1是频率微调电容取3/25PF,C2是温度特性校正用电容,一般取20~50PF。非门2起整形作用。晶体振荡器件目前多数采用石英电子手表用晶振32768HZ,32768是2的15次方,经过15级二分频即可得到1HZ(信号)。从时钟精度考虑,晶振频率愈高,计时精度就愈高,但耗电将增大。图1—2晶体振荡电路-23-晶体振荡电路仿真图3.1.2石英晶体振荡器设计分频器设计采用32768HZ晶振,用n位二进制计数器进行分频,可得1/2n频率信号,要得

7、到1秒信号,则n=15。根据以上分析,可用CD4060十四位串行计数器/振荡器来实现分频和振荡。如图1-3所示,但由于CD4060只能实现14级分频,少了一级分频,所以必须外加一级分频,可用CD4013双D触发器来实现。图3-1秒脉冲信号发生器-23-3.1.3计数器设计来自分频器的秒信号,分别送到秒、分、时的十位和个位。秒、分计数器为60进制,小时计数器为24进制。这种计数器的设计可采用异步反馈置零法,先按二进制计数级联起来构成计数器,当计数状态达到所需的模值后,经门电路译码、反馈,产生“复位”脉冲将计数器清零,然后重新开始进行下一循环。1.60进

8、制计数秒计数器由秒个位计数器JS1和秒十位计数器JS2组成。JS1组成十进制计数,JS2组成六进制计数。十进

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。