专用集成电路实验指导书

《专用集成电路实验指导书》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一 EDA软件实验实验性质：验证性实验级别：必做开课单位：信息与通信工程学院通信工程系学时：4学时一、实验目的：1、了解XilinxISE6.2软件的功能。2、掌握XilinxISE6.2的VHDL输入方法。3、掌握XilinxISE6.2的原理图文件输入和元件库的调用方法。4、掌握XilinxISE6.2软件元件的生成方法和调用方法。5、掌握XilinxISE6.2编译、功能仿真和时序仿真。6、掌握XilinxISE6.2原理图设计、管脚分配、综合与实现、数据流下载方法。7、了解所编电路器件资源的消耗情况。二、实验器材：计算机、Qua

2、rtusII软件或xilinxISE三、实验内容：1、本实验以三线八线译码器（LS74138）为例，在XilinxISE6.2软件平台上完成设计电路的VHDL文本输入、语法检查、编译、仿真、管脚分配和编程下载等操作。下载芯片选择Xilinx公司的CoolRunnerII系列XC2C256-7PQ208作为目标仿真芯片。2、用1中所设计的的三线八线译码器（LS74138）生成一个LS74138元件，在XilinxISE6.2软件原理图设计平台上完成LS74138元件的调用，用原理图的方法设计三线八线译码器（LS74138），实现编译，仿真，管

3、脚分配和编程下载等操作。四、实验步骤：4.1XilinxISE6.2环境1、三线八线译码器（74LS138）VHDL电路设计（1）、三线八线译码器（74LS138）的VHDL源程序的输入打开XilinxISE6.2编程环境软件ProjectNavigator，执行“file”菜单中的【NewProject】命令，为三线八线译码器（74LS138）建立设计项目。项目名称【ProjectName】为“Shiyan”,工程建立路径为“C:XilinxbinShiyan”，其中“顶层模块类型（Top-LevelModuleType）”为硬件描

4、述语言（HDL），如图1所示。35图1点击【下一步】，弹出【SelecttheDeviceandDesignFlowfortheProject】对话框，在该对话框内进行硬件芯片选择与工程设计工具配置过程。各标签具体含义如下：l【DeviceFamily】：定义所选芯片器件族l【Device】:定义器件名l【Package】:定义器件封装形式l【SpeedGrade】:定义芯片工作速度等级l【Top-LevelModuleType】：定义顶层模块类型l【SynthesisTool】：定义综合工具l【Simulator】:定义仿真测试工具l【G

5、eneratedSimulationLanguage】:定义硬件描述语言针对本试验所用开发板我们选择“CoolRunner2CPLDs”系列的“XC2C256-7PQ208”器件作为目标芯片进行仿真，如图2所示。图2完成具体选择后点击【下一步】弹出如图3所示对话框，在该对话框内创建文件资源。图3打开【NewSource】标签，弹出如图4所示对话框，35在左侧方框中包含了用户可以创建的文件类型，包括以下内容：l【Schematic】:原理图类型文件l【StateDiagram】：状态图类型文件l【TestBenchWaveform】：波形类型

6、测试文件l【UserDocument】：用户类型文件l【VerilogModule】：Verilog类型文件l【VerilogTestFixture】：Verilog语言描述类型测试文件l【VHDLLibrary】：VHDL库文件l【VHDLModule】：VHDL类型模块文件l【VHDLPackage】：VHDL类型文件封装库l【VHDLTestBench】：VHDL语言描述类型测试文件图4在【File】 标签下对话框内写入用户自定义的文件名称，标签【Locatior】下显示了新定义文件的创建路径，选中标签【Addtoproje】前的对号

7、标记，将新创建的文74ls138添加到工程“Shiyan”中。点击【下一步】，弹出如图5所示对话框，在此对话框中输入三线八线译码器（74LS138）的的端口信息。图5点击【下一步】弹出【NewSource35Information】对话框，在该对话框内显示了新建文件的属性及信息，如图6所示。图6点击【完成】返回资源创建对话框，其中显示了新建文件“LS74138.vhdl”，如图7。图7点击【下一步】弹出工程信息对话框【NewProjectInformation】，该对话框给出了所设计的工程信息，如图8所示。图8点击【完成】标签结束新建工程过

8、程。进入XilinxISE文本编辑方式，在文本框中编辑输入8位加法器的VHDL源程序，如下图所示：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;u