数字调制与解调的verilog hdl实现

《数字调制与解调的verilog hdl实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、中北大学信息商务学院毕业设计任务书系别：信息与通信工程系专业：通信工程学生姓名：汪晶晶学号：设计题目：数字调制与解调的VerilogHDL实现起迄日期:2011年2月21日~2011年6月20日设计地点:通信工程系指导教师:于丽霞教学主任:王明泉发任务书日期:2011年2月18日任务书填写要求1．毕业设计（论文）任务书由指导教师根据各课题的具体情况填写，经学生所在系的负责人审查、系领导签字后生效。此任务书应在毕业设计（论文）开始前一周内填好并发给学生；2．任务书内容必须用黑墨水笔工整书写或按信息商务学院教学管理部统一设计的电子文档标准格式（可从教

2、务处或信息商务学院网页上下载）打印，不得随便涂改或潦草书写，禁止打印在其它纸上后剪贴；3．任务书内填写的内容，必须和学生毕业设计（论文）完成的情况相一致，若有变更，应当经过所在专业及系主管领导审批后方可重新填写；4．任务书内有关“系”、“专业”等名称的填写，应写中文全称，不能写数字代码。学生的“学号”要写全号（如02011401X02），不能只写最后2位或1位数字；5．有关年月日等日期的填写，应当按照国标GB/T7408—94《数据元和交换格式、信息交换、日期和时间表示法》规定的要求，一律用阿拉伯数字书写。如“2004年3月15日”或“2004-

3、03-15”。毕业设计任务书1．毕业设计课题的任务和要求：1查阅与题目相关的中英文资料，了解选题的目的、意义及国内外发展趋势；2了解调制与解调的基本功能与要求，FPGA和ASIC的相关知识；3掌握常用的数字调制、解调方法的原理；4完成ASK、FSK、PSK和QPSK调制/解调的VerilogHDL实现；5翻译与课题相关的英文文献，撰写毕业设计说明书。2．毕业设计课题的具体工作内容（包括原始数据、技术要求、工作要求等）：工作要求：l由于FPGA和ASIC的迅速发展，目前已能够做到中频数字化，其中调制、解调的数字化是最基本的功能之一，通过查找国内外相

4、关资料了解FPGA在通信领域的应用；l掌握FPGA的基本设计流程：电路设计、设计输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真与验证、板级仿真与验证、芯片编程与调试；l重点掌握硬件描述语言VerilogHDL的基本知识；l掌握常用的数字调制、解调方法的原理，包括：ASK、FSK、PSK和QPSK；l利用硬件描述语言编写各种数字调制、解调方法的程序并进行仿真，综合生成RTL结构图；l毕业设计说明书格式严格按照学院的统一要求完成。毕业设计任务书3．对毕业设计课题成果的要求〔包括毕业设计、图纸、实物样品等)：毕业设计说明书一份，英文翻译

5、及原文，程序和仿真图。4．毕业设计课题工作进度计划：起迄日期工作内容2011年2月21日~3月13日3月14日~4月01日4月02日~4月30日5月01日~5月20日5月21日~6月10日6月11日~6月20日查阅相关资料，熟悉课题任务，撰写开题报告；（根据前面内容自己填写）撰写毕业设计说明书，并翻译英文资料；修改论文，毕业答辩。学生所在系审查意见：教学主任：年月日