基于Verilog HDL的SPWM全数字算法的FPGA实现

《基于Verilog HDL的SPWM全数字算法的FPGA实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于VerilogHDL的SPWM全数字算法的FPGA实现丁电宽,梁建均,王文奇,杨荣杰（安阳师范学院电气电子信息工程系，安阳市455002）摘要本文在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL语言实现死区时间可调的SPWM全数字算法。并在FushionStartKit开发板上实现SPWM全数字算法，通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。关键词：ActelFPGA；SPWM；DDS；VerilogH

2、DL中图分类号：TP273文献标识码：B文章编号：SPWMEntireDigitalAlgorithmFPGARealizationBasedonVerilogHDLDINGDian-kuan,LIANGJian-jun,WANGWen-qi,YANGRong-jie(DepartmentofElectrical&ElectronicsInformationEngineering,AnyangNormalUniversity,anyang455002,China)Abstract:OnthebasisofexplainingtheSPWMalgorithm,thispaperc

3、ombinesDDStechnologyandputsActelFPGAasthecontrollingcore,throughnaturalsamplingmethodcompareatriangularcarrierwith3forthe120°phaseofthesinewave,usingVerilogHDLlanguagetoimplementadjustablecross-overtimeofall-digitalalgorithmicSPWM,andachieveentiredigitalalgorithmSPWMondevelopmentboardofFushi

4、onStartKit.broad.Throughthelogicanalyzeranddigitalstorageoscilloscopehasbeenverified,theapplicationoftechnologytofurtherpromoteandprovideagoodplatformforopen.Keywords:ActelFPGA;sinusoidalpulse-widthmodulation;directdigitafrequencysynthests;VerilogHDL第5页0概述随着信号处理技术及集成电路制造工艺的不断发展，全数字化SPWM（正弦脉宽

5、调制）算法在调速领域越来越受到青睐。实现SPWM控制算法的方法很多，其中模拟比较法因电路复杂，且不易与数字系统连接而很少采样；传统的微处理器因不能满足电机控制要求较高的采样频率(≥1kHz)而逐渐被高性能的DSP硬件系统所取代，但该系统成本高，设计复杂。与传统方法相比，在现场可编程逻辑器件FPGA上产生一种新的SPWM控制算法，具有成本低、研发周期短、执行速度高、可扩展能力强等优点。该技术进一步推动了变频调速技术的发展。本文结合SPWM算法及FPGA的特点，以ActelFPGA作为控制核心，用VerilogHDL语言实现了可编程死区延时的三相六路SPWM全数字波形，并在Fush

6、ionStartKit开发板上实现了各功能模块，通过逻辑分析仪和数字存储示波器验证了SPWM波形及死区时间，为该技术进一步应用和推广提供了一个平台。1ActelFushion器件介绍[1-2]ActelFushion系列器件是世界上第一款也是唯一一款具有模拟功能的Flash架构FPGA，结合先进的FlashFPGA数字技术和模拟技术，融合了FPGA数字内核、ADC、Flash存储器、模拟的IO、RTC等数字和模拟部分。Fushion器件内部具有2Mbit到8Mbit不等的用户可用的Flashmemory；30个通道、最高12位精度、最高600ksps采样率的ADC；片内100M

7、Hz的RC振荡器与PLL（锁相环）一起共同为FPGA提供时钟；Fushion内部40bits的RTC除支持典型的RTC应用外，还可以控制片内1.5V的电压调整器以实现低功耗的睡眠和唤醒模式。这些特点极大地提高了单芯片的功能，简化了整个系统设计，大幅度减少了电路板面积和系统的总成本。Fushion系列AFS600内部含有用户使用的容量4Mbit的Flashmemory存储器，内部存储器模块以FlashmemoryBlock（FB）形式划分，每个FB限制为2Mbit的空间，用户可以单独使用每个F