基于veriloghdl的spwm全数字算法的fpga实现

《基于veriloghdl的spwm全数字算法的fpga实现》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、基于VerilogHDL的SPWM全数字算法的FPGA实现摘 要：在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法比较1个三角载波和3个相位差为1200的正弦波，利用VerilogHDL语言实现死区时间可调的SPWM全数字算法，并在FushionStartKit开发板上实现SPWM全数字算法。通过逻辑分析仪和数字存储示波器得到了验证，为该技术进一步应用和推广提供了一个良好的开放平台。    关键词：ActelFPGA；SPWM；DDS；VerilogHDL    随

2、着信号处理技术及集成电路制造工艺的不断发展，全数字化SPWM（正弦脉宽调制）算法在调速领域越来越受到青睐。实现SPWM控制算法的方法很多，其中模拟比较法因电路复杂、且不易与数字系统连接而很少采用；传统的微处理器因不能满足电机控制所要求的较高采样频率(≥1kHz)而逐渐被高性能的DSP硬件系统所取代，但该系统成本高、设计复杂。与传统方法相比，在现场可编程逻辑器件FPGA上产生一种新的SPWM控制算法，具有成本低、研发周期短、执行速度高、可扩展能力强等优点。该技术进一步推动了变频调速技术的发展。    本文结合SPWM算

3、法及FPGA的特点，以ActelFPGA作为控制核心，用VerilogHDL语言实现了可编程死区延时的三相六路SPWM全数字波形，并在FushionStartKit开发板上实现了各功能模块，通过逻辑分析仪和数字存储示波器上验证了SPWM波形及死区时间，为该技术进一步应用和推广提供了一个平台。 1ActelFushion器件介绍[1-2]    ActelFushion系列器件是一款具有模拟功能的Flash架构FPGA，结合先进的FlashFPGA数字技术和模拟技术，融合了FPGA数字内核、ADC、Flash存储器、模

4、拟的I/O、RTC等部分。Fushion器件内部具有2Mbit到8Mbit不等的用户可用的Flash存储器；30个通道、最高12位精度、最高600kS/s采样率的ADC；片内100MHz的RC振荡器与PLL(锁相环)共同为FPGA提供时钟；Fushion内部40bit的RTC除支持典型的RTC应用外，还可以控制片内1.5V的电压调整器以实现低功耗的睡眠和唤醒模式。这些特点极大地提高了单芯片的功能，简化了整个系统设计，大幅度减少了电路板面积和系统的总成本。    Fushion系列AFS600内部含有用户使用的容量为4

5、Mbit的Flash存储器，内部存储器模块以FlashmemoryBlock（FB）形式划分，每个FB限制为2Mbit的空间，用户可以单独使用每个FB块，也可以自行用逻辑来级联所有的FB块以构建大容量的Flash存储器。Flash存储器读操作可以从FB阵列、页面缓冲区或状态寄存器中读取数据。 2数字系统电路总体设计方案 2.1SPWM算法原理[3]    正弦脉宽调制技术（SPWM）是调制波为正弦波、载波为三角波或锯齿波的一种脉宽调制法，是现代变频调速系统中应用最为广泛的脉宽调制方式，目前有自然采样法、规则采样法、等

6、面积法等。其中规则采样法计算简单，但谐波含量较大；一种改进的等面积法谐波含量低，但计算复杂，不利于系统实现；自然采样法是在正弦波和三角波的自然交点时刻控制功率开关器件的通断，是最理想的采样方法。    本文采用等腰三角波和三路相差120°的正弦波比较生成SPWM波，在FushionStartKit开发板上采用自然采样法，结合数字频率合成技术DDS，生成死区延时可调的SPWM全数字波形。 2.2数字系统电路总体方案设计[4-7]    VerilogHDL硬件描述语言具有很好的易读性和可重用性，结合VerilogHDL

7、硬件描述语言设计规范及SPWM工作机理，用自顶向下的分割方法对整个系统进行总体方案设计。首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。系统顶层功能方框图如图1所示。      根据顶层设计的思想，采用VerilogHDL语言分别实现各个模块的设计，最后把各个模块嵌入到顶层模块中，使各个模块有机地组成一个完整的整体。 3系统模块的设计与实现 3.1直接数字频率合成模块[8]    直接数字频率合成DDS是采用数字化技术，通过控制频率控制字直接产生所需的各种不同频率信号，突破了模拟频率合成法的原理，从“相位”

8、的概念出发进行频率合成。这种合成方法不仅可以给出不同频率的正弦波，而且还可以给出不同初始相位的正弦波，甚至可以给出各种任意波形。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器。在设计中，将要输出的波形数据（如正弦函数表）预先存在ROM（或RAM）单元中，然后在系统标准时钟频率下，按照一定的顺序从ROM（或RAM）