欢迎来到天天文库
浏览记录
ID:46883614
大小:260.64 KB
页数:10页
时间:2019-11-28
《ADC与DAC仿真课程设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、通信原理课程设计报告级电子信息工程专业姓名:班级:学号:一、设计题目:A/D和D/A转换器的仿真二、设计目的1.学习通过计算机建立通信系统仿真模型的基本技能,学会利用仿真的手段对实时通信系统的基本理论,基本进行验证。2.学习现在流行的通信系统仿真软件的使用方法(如Matlab/Simulink,SystemView),使用这些软件解决实际系统中的问题。三、设计要求1.根据所选的题目建立相应的数学模型。2.在Matlab/Simulink仿真环境下,从各种功能库中选取、拖动可视化图符组建系统,在Simulin
2、k的基本模块库中选取满足需要的功能模块,将其图符拖到设计窗口,按设计的系统框图组建系统。3.设置,调整参数,实现系统模拟。4.设置观察窗口、分析数据和波形。四、开发环境及其介绍1.开发环境:Matlab/Simulink2.软件介绍:(1)Simulink是MATLAB提供的用于对动态系统进行建模和仿真和分析的工具。Simulink提供了专门用于显示输出信号的模块,可以在过程中随时观察仿真的结果。(2)通过Simulink的存储模块,仿真数据可以方便地以各种形式保存到工作空间或文件中,以供用户在仿真结束之后
3、对数据进行分析和处理。(3)Simulink把具有特定功能的代码组织成模块的方式,并且这些模块可以组织成具有等级结构的子系统,因此具有内在的模块化设计要求。基于以上优点,Simulink作为一种通用的的仿真建模软件工具,广泛用于通信仿真、数字信号处理、模糊逻辑、神经网络、机械控制、和虚拟现实等领域中。作为一款专业仿真软件,Simulink具有以下特点:基于矩阵的数值计算;高级编程语言以及可视化的图形操作界面;包含各个领域的仿真工具,使用方便快捷并可以扩展;丰富的数据I/O接口;提供与其他高级语言的
4、接口;支持多平台(PC/UNIX)。五、设计内容1设计原理A/D转换器负责将模拟信号转换为数字信号,其转换过程为:首先对输入模拟信号进行采样,所使用的的采样速率要满足采样定理要求,然后对采样结果进行幅度离散化并编码为符号串。D/A转换器的将输入的数字信号序列转换为模拟信号,其转换过程为:将输入的数字序列恢复为相同电平的采样值序列,然后通过满足采样定理要求的低通滤波器恢复模拟信号。2.设计模型Simulink的通信模块库提供了IntegertoBitConverter模块可以将M0~2-1之间的整数转换为长
5、度为M个比特的二进制数据输出,同时也提供了反向转换模块BittoIntegerConverter将比特数据转换为整数值。利用这两个模块,结合零阶保持器模块作为采样保持模型,量化器模块Quantizer作为量化模型,就可对A/D和D/A过程进行建模。其仿真电路原理图如下:3.模块说明及参数设置模块1:Constant说明:该模块在仿真时间段上始终输出一个常数和常向量,相当于电系统中的直流信号源,在该系统中作为AD转换的输入源。输入的常数范围为0~255。模块2:Zero-OrderHold说明:在设定的取样间
6、隔上对输入信号进行取样,并在下一个取样到来之前保持信号的值并输出。在本系统中作为取样保持电路,对输入信号进行取样保持,取样时间间隔设置为1s.参数设置:Sampletime=1s模块3:Quantizer说明:该模块对输入的模拟信号进行离散化,量化时间间隔为1s。参数设置:Quantizationinterval=1Sampletime=-1模块4:IntegertoBitConverter说明:该模块将量化后的信号进行二进制转换,转换比特数设置为8位。参数设置:Numberofbitsperinteger
7、=8输出二进制的尾数为8;Treatinputvaluesas=Unsigned输入数据的类型Unsigned;Outputbitorder=MSBfirst输出二进制数的方式为MSBfirst;Outputdatatype=Inheritviainternalrule输出数据类型为Inheritviainternalrule模块5:FrameStatusConversion说明:该模块将二进制编码器输出的八位并行数据视为一个数据帧,将其打包为帧存储格式。参数设置:Samplingmodeofoutputs
8、ignal=Frame-based模块6:Buffer说明:Buffer模块将帧存储格式的数据串行化输出,Buffer的大小设置为1。参数设置:Outputbuffersize=8Bufferoverlap=0Initialconditions=0模块7:Buffer1说明:该模块将串行数据恢复为8位并行数据,Buffer大小设置为8。参数设置:Outputbuffersize=8Bufferoverlap=0I
此文档下载收益归作者所有