基于FPGA﹢DSP自适应干扰抑制VHF接收机研制

《基于FPGA﹢DSP自适应干扰抑制VHF接收机研制》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第34卷第1期2016年2月中国民航大学学报JOURNALOFCIVⅡ。AVL～TIONUNIVERSITYOFCHINAV01．34No．1February2016基于FPGA+DSP自适应干扰抑制VHF接收机研制王文益，张鹏飞，胡铁乔，钟伦珑，石庆研(中国民航大学智能信号与图像处理天津市重点实验室，天津300300)摘要：针对民航地空通信易受到无线电干扰的问题，通过合理选用现场可编程逻辑门阵列(FPGA)和数字信号处理器(DSP)搭建盲自适应干扰抑制接收机的信号处理平台，再配以具有VHF信号接收功能的射频前端电路和音频处理模块，实现接收、干

2、扰抑制和解调的功能。其中信号处理平台主要包括：基于复数EASI算法的盲自适应干扰抑制、监视等核心模块。测试结果表明，与常规电台相比，盲自适应干扰抑制接收机能够有效地抑制AM、FM等多种干扰，输出清晰的话音信号。关键词：盲源分离；地空通信；干扰抑制；DSP；FPGA中图分类号：TN911．7文献标志码：A文章编号：1674—5590(2016)01一0010—05DesignandimplementationofblindadaptiveinterferencesuppressionVHFreceiverbasedonFPGA+DSPWANGWe

3、nyi，ZHANGPengfei，HUTieqiao，ZHONGLunlong，SHIQingyan(InteUigentSignalandImageProcessingKeyLabofTianjin，CAUC，Tian37in300300，China)Abstract：Aimingattheproblemthatair-groundcommunicationofcivilaviationiseasilydisturbedbyradiointerference，thereasonableselectionoffield-programmable

4、gatearray(FPGA)andhigh-speeddigitalsignalprocessor(DSP)areintroducedtobuildasignalprocessingplatformwithinterferencesuppressionreceiverbasedonblindsourceseparation(BSS)，couplingwiththesignalreceivingcircuitwithRFfrontendwhichcanreceiveVHFsignalandaudioprocessingmodule，Thesig

5、nalprocessingplatformmainlyincludesareal—timecomplexequivariantadaptiveseparationviaindependence(EASI)interferencesuppressionalgorithmcorecomponents．Comparedwithanormalreceiverwhichisshowedinthetestresults，theadaptiveinterferencesuppressionreceivercansuppressAMorFMinterferen

6、cemoreeffectivelyandoutputclearervoicesignal．Keywords：BSS；air-groundcommunication；interferencesuppression；DSP；FPGA民航VHF(甚高频)地空通信电台是工作在118。136．975MHz甚高频频段，采用DSB—AM(带载波双边带幅度调制)半双工的方式，是民航地空通信的主要手段。随着中国民用航空事业的迅速发展，民航通信信号受到干扰的情况时常出现。由于干扰信号的频谱与AM有用信号频谱发生混叠，且干扰源具有随机性和未知性，因此单纯使用传统时域

7、和空域滤波器不能将其滤除。文献[1]利用基于非线性最小二乘的恒模信号估计算法，提取恒模干扰信号，将去载波信号与干扰信号相减得到去载波的AM信号。文献[2]利用双天线接收信号，通过恒模阵列处理和自适应干扰对消器，消除恒模干扰信号。此两种方法只能消除恒模干扰，对于非恒模信号没有干扰抑制效果。本文采用的盲信号处理方法是在传输信道特性和信源未知的情况下，只利用接收天线输出信号重构源信号，与信号本身是否为恒模信号无关。目前盲信号处理在通信系统、语音增强、医学信号处理和图像识别中已经有了广泛的硬件实现[3_5】。考虑到地空通信系统中干扰信号与有用地空通信信

8、号统计独立，且系统本身信噪比较高的特点，本文将理论分析与实际硬件平台相结合，借助FPGA+DSP硬件开发平台，基于复数EASI算法设计并实现了能够抑制