基于CPLD与单片机的高速数据采集系统[1]

《基于CPLD与单片机的高速数据采集系统[1]》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、您的论文得到两院院士关注PLDCPLDFPGA应用文章编号:1008-0570(2009)04-2-0225-03基于CPLD与单片机的高速数据采集系统HighSpeedDataAcquisitionSystembasedonCPLDandMCU（江苏工业学院）万军何宝祥储开斌马正华WANJunHEBao-xiangCHUKai-binMAZheng-hua摘要:本文针对新型匝间耐压测试仪中需要高速采集数据的问题提出了一种结合CPLD与单片机的高速数据采集系统设计方案。CPLD产生A/D芯片的控制时序以及SR

2、AM的读写控制时序,单片机输出给CPLD控制A/D转换的启动信号,并通过CPLD读取SRAM中的采样数据。该系统具有较好的可移植性。关键词:数据采集;A/D转换;SRAM;CPLD;单片机中图分类号:TP368文献标识码:BAbstract:Aimingattheacquisitiondataproblemexistinginthenewturn-to-turnwithstandvoltagetester,thispaperdesignsahighspeeddataacquisitionsystembased

3、onCPLDandMCU.CPLDgeneratesthecontroltimingsforA/DchipandSRAMchip.MCUoutputsthestartsignalstoCPLDtocontrolA/Dconversion,readsthesampleddatainSRAMviaCPLD.Thissystemcanbeusedwidelyforhighspeeddataacquisition.技Keywords:Dataacquisition;A/Dconvert;SRAM;CPLD;MCU术1

4、引言CPLD与RAM的接口信号分为三类：地址信号、数据信号和控制信号。由于本系统采样数据达到2KB即可满足要求，因此地创高速数据采集系统广泛应用于图像信号采集、雷达、软件址信号线为12位，RAM的A12～A14接地；数据信号为8位；控无线电等技术领域。在传统的以MCU为控制器的数据采集系新制信号为写使能WE和片选CE。CPLD对TLC5510的接口包括统中，数据采集频率直接受到MCU速度的限制。在采样频率要时钟信号CLK和数据输出使能OE。TLC5510的数据输出端口求较高的场合，MCU和数据存储的同步将成为

5、问题。和RAM的8位数据线相连，以便将AD转换后的数据写入以CPLD为代表的可编程逻辑器件以其工作速度快、灵活RAM中。的可编程能力等特点越来越受到人们的广泛应用。它弥补了以P80C552和CPLD之间的接口信号包括两类：数据信号和MCU为控制器的传统数据采集系统的不足。控制信号。在CPLD侧，8位的数据总线与单片机系统数据总线2系统硬件设计D0～D7相连，用以单片机读取A/D转换后的数据。控制信号包本文设计的高速数据采集系统采用ALTERA公司的MAX括读信号RD，写信号WR和地址译码信号Y1及Y2。700

6、0系列产品之一的EPM7128SLC84作为控制器，选用TI公2.1CPLD控制器司的TLC5510作为模数转换器，其采样频率可以达到20MSPS，CPLD控制器主要负责A/D转换并将转换得到的数据写入8位并行输出。RAM选择ICSI公司的61C256。系统的硬件原理SRAM中。对TLC5510的控制按照TLC5510数据手册给出的典如图1所示。型电路实现：在转换控制信号ADCLK的每一个下降沿开始采











7、样，第n次采集的数据经过2.5个时钟周期的延迟之后，送到内
部数据总线上。此时如果输出使能OE有效，则数据便可被送至



数据总线上。启动后A/D转换无须控制，将连续不

8、断的以转换






时钟频率输出转换后的并行8位数字信号。

在转换过程中，CPLD同时控制采样数据写入RAM中，这