基于dsp、cpld和单片机的高速数据采集装置设计(1)new

《基于dsp、cpld和单片机的高速数据采集装置设计(1)new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据第27卷第5期@2007年5月电力自动化设备ElectricPowerAutomationEquipmentV01．27No．5Mav2007基于DSP、CPLD和单片机的高速数据采集装置设计严志强，王雨，任开春，刘浏，王永民(重庆通信学院电力工程系，重庆400035)摘要：为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求，设计了一种高速数据采集装置。该装置利用2片A／D芯片将输入的电压、电流模拟信号转换为数字信号，送往复杂可编程逻辑器件(CPLD)．并利用2组RAM进行实时存储数据。CPLD产生A／D芯片的

2、控制时序，以及2组RAM的读写控制时序：数字信号处理芯片(DSP)输出控制A／D转换的原始信号，并通过CPLD读写RAM中的采样数据．然后传送给单片机。最后利用单片机的USB接口将采集数据传送给PC机。分析了高速DSP的引导装载过程．并利用单片机实现了DSP程序的引导装载功能。通过在模拟雷击实验和继电器实验中的应用．表明该装置能够提供高速的数据采集和数据传送功能．性能可靠。关键词：数据采集；DSP；CPLD；单片机中图分类号：TN911．72文献标识码：B文章编号：1006—6047(2007)05—0110一04随着技术的发展

3、．人们对电力自动化设备数据采集的频率和分辨率等技术指标提出了更高的要求。为此，设计了一种高速数据采集装置。1硬件系统组成系统的硬件组成如图1所示。图1系统的硬件结构Fig．1Hardwarestmctureofdevice系统将电压和电流模拟信号进行调理后．分别由2片A／D芯片转换为数字信号．送往复杂可编程逻辑器件(CPLD)．并利用2组RAM实时存储采集数据。CPLD产生A／D芯片的控制时序．以及2组RAM的读写控制时序。数字信号处理芯片(DSP)mm]输出控制A／D转换的原始信号．并通过CPLD读写RAM中的采样数据．然后传

4、送给单片机．最后利用单片机的USB接口将采集数据传送给PC机。单片机还需完成对DSP的引导与程序装载任务。2低功耗高速双通道ADC——LTC2299LTC2299是LinearTechnology公司新推出的双通道高速ADC，其分辨率为14位，最高采样频率为80MSPS，输入模拟电压范围为1V(VM)或者2V(VP_P)，采用3V工作电源，功耗仅为445mW，每收稿日期：2006一07—20：修回日期：2007—02—10通道约为222mW。该器件在70MHz时的信噪比(SNR)为73dB。无寄生动态范围(SFDR)为85dB；

5、在高达140MHz时．SNR和SFDR分别为72．6dB和80dB。LTC2299采用9mm×9mm的64引脚QFN封装。使用高速A／D转换芯片的难点是产生合理的控制时序。LTC2299有2种输出模式，一种是复用模式(multiplexingmode)，另一种是非复用模式(separatedatabus)。采用复用模式时的控制时序如图2(a)所示．采用非复用模式时的控制时序如图2(b)所示。在设计的高速采集系统中．为节约CPLD的端口。采用复用模式控制时序。控制时序是由CPLD产生的．3高速异步静态RAM——IS61LV5121

6、6系统的RAM采用IntegratedSilieonS01ution公司的IS6lLV51216。它是512K×16bit高速异步静态RAM。在所设计的高速采集系统中．将IS61LV51216分为2组．分别存储电压和电流采集信号．每组由4片IS61LV51216构成．因此存储深度为4M×16bit。IS61LV51216的写控制时序如图3所示．读控制时序如图4所示。在该采集系统中．IS61LV51216的读写控制时序由CPLD产生。4ISPMACHLC4256VISPMACHLC4256V有4种封装类型：100TQFP、144T

7、QFP、176TQFP、256fpBGA，根据系统的需要，这里选择了176TQFP封装形式，它包括256个宏模块、128个通用管脚和4个备用引脚，最高工作频率万方数据为322MHz．工作电源为3．3V。在所设计的高速采集系统中。利用ISPMACHLC4256V完成的主要功能包括：a．产生如图2(a)所示的控制时序，为复用模式下的高速A／D芯片LTC2299提供控制脉冲．并将采样数据读入CPLD中：b．产生如图3所示的写控制时序，为IS6lLVA模拟输入BDOA—D13A．0FADOB—D13B．OFB模拟输入ADDRESS0EC

8、EWEUB．LBDOUTDIN地址0ECELB．UB51216提供写控制脉冲，并将采样数据写入其中：c．产生如图4所示的读控制时序。为IS61LV51216提供读控制脉冲．并将SRAM中存储的采样数据读入CPLD中．读入CPLD中的采样数据被DSP取走．再通过D