基于cpld的高速数据采集系统的设计new

基于cpld的高速数据采集系统的设计new

ID:33813305

大小:1.76 MB

页数:81页

时间:2019-02-28

基于cpld的高速数据采集系统的设计new_第1页
基于cpld的高速数据采集系统的设计new_第2页
基于cpld的高速数据采集系统的设计new_第3页
基于cpld的高速数据采集系统的设计new_第4页
基于cpld的高速数据采集系统的设计new_第5页
资源描述:

《基于cpld的高速数据采集系统的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、图书分类号UDO3’Y901300血密级——硕士学位论文基于CPLD的高速数据采集系统的设计陆蜂指导教师(姓名、职称)重童且申请学位级别王望亟±专业名称泓遮让量蕉苤壁毯嚣论文提交日期鲨i年丛月旦日论文答辩日期三竺!鱼年—!L月—2L另学位授予日期——年——月——日论文评阅人昼2i!型熟篁建答辩委员会主席§目81越至2—6年t{月{。订注l:注明‘国际十进分类法UI;C}的分类中北大学学位论文基于GPLD的高速数据采集系统的设计摘要本文以“窄脉冲时域反射仪的设计”课题为背景,针对该仪器产生的波形特点:在同一次测试中多次启动发射电路将产生一个固定的波形。对该固定波形,采用精确设计采样点,把高速数据

2、采样转换为相应的多次低速采样,并将采集所得波形进行重新拼凑,达到高速数据采集的目的。,系统采用了一组较低采样速率的A/D(模拟,数字)转换芯片和较低速大容量的存储芯片,通过计数器计时结合专门编写的控制模块精确确定采样时间,由此产生的时钟控制信号精确地控制低速A/D转换芯片的采样点,并存入对应的存储单元,最后将数据按照高速采集的要求重新组合,达到高速数据采集的要求。本文在深入地讨论了基于CPLD(ComplexPm孕锄ableLo酉cDevice,复杂可编程逻辑器件)技术的电路的设计过程的基础上,详细叙述了数据采集逻辑控制模块的硬件研制过程、系统软件设计过程和VHDL(VHSICHardware

3、DescriptionLandau)硬件描述语言设计过程。全文的重点是数据采集模块的逻辑控制硬件设计、VHDL硬件描述语言设计。论文最后附有硬件设计原理图及PCB图。该系统具有较高的性能价格比,满足设计的频率100MHZ的数据采集所需要求,具有较高的实用价值,并且采用了ISP(hlSystemPr0孕amable,在系统可编程)技术,使得电路的修改和升级像软件一样方便、快捷,整机体积也大大缩小了,满足了发展的需要,并加快了该项目的开发进度。整个系统具有较简单的硬件电路和较低的成本,并且可以有效提高窄脉冲时域反射仪的测量精度,同时该系统以其高的性能价格比使其在RGB图象处理、高精度视频、数字存储

4、示波器、电力电缆故障测试、国防、航空航天、通讯等领域可以得到广泛的应用。关键词:高速数据数据采集,模数转换,VHDL,单片机中北大学学位论文ThedesignofHigh—SpeedDataAcquisitionSystembasedonCPLDAbstractThepaperisunderthebackgroundof‘Narrow·pulseTimeDomainRefiectometry’(Narrow·pulseTDR).Basedonthecharacteristicsofthewave,thepaperrealizethehica。speeddataacquisitionbymean

5、sofacquireafixedwavemanytimesanddataprocessing.Inaddition,thepapermainlydiscussesandanalyzesthetheoryandstructureofhigh-speeddataacquisitionsystemandante-jammingtechnology.Thehi曲一speeddataacquis“ionsystemuseslowspeedsamplerateA/Dconverterandlowspeedmemorizer.Thesystemgeneratestimesequencebythecounte

6、randcontrolmodule.ThesystemcontrolthelowspeedsamplerateA/Dconverterandlowspeedmemorizerviathetimesequence.Atlast,thepaperdescribesthecontrolstrategyoftheA/DconverterandmemorizerbyusingtheVHDL(VHS]Chardwaredescriptionlanguage)basedonCPLD(ComplexProgrammableLogicDevice).Asaconsequence,therearehardware

7、designpictureandPCBchatintheappendixofthePape‘Intheend,thehigh—speeddataacquisitionsystemuseslowspeedsamplerateA/Dconverter柚dlowspeedmemorizer,SOthesystemhassimplehardwareandlowcostBecauseofusingISP(1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。