基于pc104和cpld的高速多通道数据采集系统的设计与实现new

基于pc104和cpld的高速多通道数据采集系统的设计与实现new

ID:33860532

大小:551.58 KB

页数:4页

时间:2019-02-28

基于pc104和cpld的高速多通道数据采集系统的设计与实现new_第1页
基于pc104和cpld的高速多通道数据采集系统的设计与实现new_第2页
基于pc104和cpld的高速多通道数据采集系统的设计与实现new_第3页
基于pc104和cpld的高速多通道数据采集系统的设计与实现new_第4页
资源描述:

《基于pc104和cpld的高速多通道数据采集系统的设计与实现new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数控技术梅红伟等:基于PC104和CPLD的高速/多通道数据采集系统的设计与实现基于PC104和CPLD的高速/多通道数据采集系统的设计与实现梅红伟,吴学杰,商秋芳,庞维(西南交通大学牵引动力国家重点实验室四川成都610031)摘要:开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高

2、速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。关键词:PC104;AD9221;FIFO;CPLD;高速/多通道;数据采集中图分类号:TP274文献标识码:B文章编号:1004373X(2007)0515203DesignandImplementofHighSpeed/Multi2ChannelDataAcquisitionSystemBasedonPC104andCPLDMEIHongwei,WUXuejie,SHANGQiufang,

3、PANGWei(TractionPowerStateKeyLaboratory,SouthwestJiaotongUniversity,Chengdu,610031,China)Abstract:Inthispaperanewhighspeed/multi2channeldataacquisitionsystembasedonPC/104andCPLDisdeveloped,whichusesthemodularizationdesigninCPLDandusetheFIFOchipsasbufferstorage.Itsol

4、vestheproblemthatthesam2plingspeedofA/DisslowerthantheworkingclockfrequencyofCPU.Itmakesthecircuitsimpleandeasycontrolling,in2creasestheefficiencyofCPU.ThisdataAcquisitionsystemnotonlyimplementstheconnectionofmulti2channelhighspeedan2alogsignals,butalsoexpandsthecha

5、nnelsofanalogsignalsexpediently.Thissystemmakeagoodeffectinthehydraulicservocontrolsysteminthetractionpowerstatekeylaboratory.Keywords:PC/104;AD9221;FIFO;CPLD;highspeed/multi2channel;dataacquisition接口等组成16路数据采集电路,系统的原理框图如图11引言所示。PC104总线以针孔堆叠方式组成。具有结构紧凑、抗震性好等优点,可以工作在

6、恶劣的工作环境下,与PCI标准兼容,适于高速数据传输。而且他还具有高可靠性以及多操作系统支持等优点,使他在雷达、声纳、工业控制等数据采集系统获得了广泛应用。CPLD(复杂可编程逻辑器件)因其属于大规模在系统可编程专用集成电路而且具有高密度、高速度、高可靠性等特点。因此CPLD应用于高速/多通道数据采集系统大大提高系统设计的灵活性,提高了系统的扩展性。为此我们设计了这款集成度较高的高速/多通道数据采集系统应用于液压伺服控制系统中,图1多通道数据采集系统的原理框图降低了系统的设计成本又提高了系统的可扩展性,获得了图中模拟输入量1至

7、模拟输入量16是指需要ADC令人满意的结果。此高速/多通道数据采集系统基于转换的通道数,模拟量经过滤波器滤波处理后再经多路开PC104总线,因此只要支持PC104总线的主板CPU都可关(Multi2channelSwitches)分时切换进入模数转换器,模以通过总线直连此数据采集系统的各个功能电路。数转换器的时钟由PC104的CPU板提供的外部时钟经过2系统结构原理框图和基本设计思想CPLD分频后得到,这样ADC模块的启动和停止很容易通过CPLD控制。而且在CPLD的控制下,16个通道循环本系统由A/D,FIFO,CPLD控制

8、逻辑、PC104总线采样一次,并将采样值和通道号同时送入FIFO中,采样完成后,CPU可直接根据定时中断从FIFO中读出数据,收稿日期:20060716152《现代电子技术》2007年第5期总第244期þ测试·测量·自动化ü读完数据后复位FIFO器件,打开CPLD中产生的AD

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。