外部特性及总线技术

外部特性及总线技术

ID:46000496

大小:3.85 MB

页数:67页

时间:2019-11-20

外部特性及总线技术_第1页
外部特性及总线技术_第2页
外部特性及总线技术_第3页
外部特性及总线技术_第4页
外部特性及总线技术_第5页
资源描述:

《外部特性及总线技术》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2讲第2讲微处理器外部特性教学重点最小组态下的基本引脚和总线形成最小组态下的总线时序计划学时数:4/462.18086(8)的引脚信号和总线形成外部特性表现在其引脚信号上,学习时请特别关注以下几个方面:⑴引脚的功能⑵信号的流向⑶有效电平⑷三态能力指引脚信号的定义、作用;通常采用英文单词或其缩写表示信号从芯片向外输出,还是从外部输入芯片,或者是双向的起作用的逻辑电平高、低电平有效上升、下降边沿有效输出正常的低电平、高电平外,还可以输出高阻的第三态2.1.18086的两种组态模式两种组态构成两种不同规模的应用系统最小组态模式构成小规模的应用系统80

2、86本身提供所有的系统总线信号最大组态模式构成较大规模的应用系统,例如可以接入数值协处理器80878086和总线控制器8288共同形成系统总线信号2.1.18086的两种组态模式(续)两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*接低电平为最大组态模式两种组态下的内部操作并没有区别IBMPC/XT采用最大组态我们以最小组态展开基本原理最小组态用于单个微处理器组成的系统,由8086产生系统所需的全部控制信号。最大组态用于多处理器系统中,8086不直接提供控制信号.控制信号主要由总线控制器8288形成1、8086的两种

3、组态1.数据和地址引脚AD7~AD0(Address/Data)地址/数据分时复用引脚,双向、三态在访问存储器或外设的总线操作周期中,这些引脚在第1个时钟周期输出存储器或I/O端口的低8位地址A7~A0其他时间用于传送8位数据D7~D01.数据和地址引脚(续1)A15~A8(Address)中间8位地址引脚,输出、三态在访问存储器或外设时,提供20位地址中中间8位的地址A15~A81.数据和地址引脚(续2)A19/S6~A16/S3(Address/Status)地址/状态分时复用引脚,输出、三态这些引脚在访问存储器的第1个时钟周期输出高4位地址

4、A19~A16在访问外设的第1个时钟周期全部输出低电平(访问外设时不使用)其他时间输出状态信号S6~S32.读写控制引脚ALE(AddressLatchEnable)地址锁存允许,输出、三态、高电平有效ALE引脚高有效时,表示复用引脚:AD7~AD0和A19/S6~A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂,所以系统可以利用ALE信号将地址信息锁存起来2.读写控制引脚(续1)IO/-M(InputandOutput/Memory)I/O或存储器访问,输出、三态该引脚输出高电平时,表示CPU将访问I/O端口,这时地址总

5、线A15~A0提供16位I/O口地址该引脚输出低电平时,表示CPU将访问存储器,这时地址总线A19~A0提供20位存储器地址2.读写控制引脚(续2)-WR(Write)写控制,输出、三态、低电平有效有效时,表示CPU正在写出数据给存储器或I/O端口-RD(Read)读控制,输出、三态、低电平有效有效时,表示CPU正在从存储器或I/O端口读入数据2.读写控制引脚(续3)IO/-M、-WR和-RD是最基本的控制信号3者组合后,可产生4种基本的总线操作(周期)总线周期IO/-M-WR-RD存储器读低高低存储器写低低高I/O读高高低I/O写高低高2.读写

6、控制引脚(续4)READY存储器或I/O口就绪,输入、高电平有效在总线操作周期中,8088CPU会在第3个时钟周期的前沿测试该引脚如果测到高有效,CPU直接进入第4个时钟周期如果测到无效,CPU将插入等待周期TwCPU在等待周期中仍然要监测READY信号,有效则进入第4个时钟周期,否则继续插入等待周期Tw。2.读写控制引脚(续5)-DEN(DataEnable)数据允许,输出、三态、低电平有效有效时,表示当前数据总线上正在传送数据,可利用他来控制对数据总线的驱动DT/-R(DataTransmit/Receive)数据发送/接收,输出、三态该信号

7、表明当前总线上数据的流向高电平时数据自CPU输出(发送)低电平时数据输入CPU(接收)2.读写控制引脚(续6)-SS0(SystemStatus0)最小组态模式下的状态输出信号它与IO/-M和DT/-R一道,通过编码指示CPU在最小组态下的8种工作状态:1.取指(000)5.中断响应(100)2.存储器读(001)6.I/O读(101)3.存储器写(010)7.I/O写(110)4.过渡状态(011)8.暂停(111)与最大组态对比3.中断请求和响应引脚INTR(InterruptRequest)可屏蔽中断请求,输入、高电平有效有效时,表示请求设

8、备向CPU申请可屏蔽中断该请求的优先级别较低,并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽3.中断请求和响

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。