外部总线与音频系统.doc

外部总线与音频系统.doc

ID:61486518

大小:407.50 KB

页数:11页

时间:2021-02-05

外部总线与音频系统.doc_第1页
外部总线与音频系统.doc_第2页
外部总线与音频系统.doc_第3页
外部总线与音频系统.doc_第4页
外部总线与音频系统.doc_第5页
资源描述:

《外部总线与音频系统.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、嵌入式系统课程设计报告题目:外部总线与音频系统设计院(系):计算机科学与工程学院专业:计算机软件与理论学生姓名:胡鹏飞学号:指导教师:崔更申2012年4月25日目录一、需求分析……………………………………………………………2二、硬件平台设计与实现………………………………………………2三、嵌入式音频系统的软件平台设计与实现…………………………5一、需求分析随着计算机技术、电子技术和通信技术的迅猛发展,嵌入式系统已经成为通讯和消费产品的共同发展方向,广泛应用在人们工作生活的各个方面。同时,数字音频技术发展的速度也相当惊人,越来越多的消费电子产品(如CD机、手机、MP3、MD、V

2、CD、DVD数字电视等)引入了数字音频系统,可见数字音频领域的研究有着非常广阔的前景。本设计研究嵌入式技术在音频系统中的应用,结合数字音频和嵌入式系统这两个技术,设计一个基于嵌入式系统的数字音频系统。拟采用Samsung公司的S3C2410型微处理器,其内置的IIS总线接口能够和其他厂商提供的多媒体编码解码芯片配合使用。这里采用Philips公司的UDA1341型立体声音频Codec。二、硬件平台设计与实现基于S3C2410的系统硬件平台设计方案如图:图1、基于S3C2410的系统硬件平台设计方案嵌入式系统的硬件构架可以分成三个部分:处理器、存储器和外围设备。首先简要的介绍

3、这三个部分:1、S3C2410微处理器S3C2410是韩国三星电子公司推出的一款基于ARM920T内核的16/32位RISC嵌入式微处理器。它采用五级流水线和哈佛结构,具有独立的16KB指令缓存和16KB数据缓存,提供1.1MIPS/MHz的处理能力,其核心频率为203MHz。该处理器主要面向手持式设备、高性价比、低功耗的应用。ARM920T核以ARM9TDMI、存储管理单元(MMU)和高速缓存三部分组成。它集成了一个LCD控制器(支持STN和TFT带有触摸屏的液晶显示屏)、SDRAM控制器、3个通道的UART、4个通道的DMA、4个具有PWM功能的计时器和1个内部时钟、8

4、通道的10位ADC。2、存储器系统包含64MBNandflash存储器,内部可以存放启动代码(BLOB)、μC/OS-II内核映象和RAMDISK压缩映像。剩余的存储空间可存放用户程序。FLASH存储器的数据宽度为32位,映射到S3C2410的ROMBANK0。主板包含64MBSDRAM,用于设置程序堆栈和存放各种变量。由两片16位数据宽度的SDRAM存储器并联为32位数据宽度的SDRAM存储系统,并映射到S3C2410的SROM/SDRAMBANK6,地址从0x到0x33FFFFFF。S3C2410微处理器内部的4KB一体化Cache/SRAM,通常被配置为Cache以提

5、高系统性能。若要将其部分或全部用作高速的片内SRAM,用户必须在应用程序中重新配置相应的特殊功能寄存器。3、外部设备即音频模块1)IIS音频设备总线IIS总线是飞利浦公司提出的音频总线协议,全称是数字音频集成电力通信协议,它是一种串行的数字音频总线协议。IIS总线只处理声音数据,其他信号(比如控制信号)必须单独传输。IIS只使用了3根串行总线,以尽量减少引出管脚,这3根线分别是:时钟信号线,字选择线,时分复用功能的数据线。(1)continuousserialclock(SCK);(2)wordselect(WS);(3)serialdata(SD);使用IIS技术设计的系

6、统的连接配置如图图2、使用IIS技术设计的系统的连接配置IIS总线接口的基本时序参见图图3、IIS接口基本时序图WS信号线指示左通道或右通道的数据将被传输,SD信号线按高有效位MSB到低有效位LSB的顺序传送字长的音频数据,MSB总在WS切换后的第一个时钟发送,如果数据长度不匹配,接收器和发送器将自动截取或填充。本设计采用的S3C2410芯片内置IIS接口,使其能够更好地与其它多媒体芯片配合使用。图4、IIS总线示意图在S3C2410芯片中定义了5根物理连接线,分别是:(1)IISSDI:串行数据输入线;(2)IISSDO:串行数据输出线;(3)SCLK:串行数据提供时钟,

7、用于定位传输的每个比特,声道典型值为2*16*fs;(4)LRCK:用于定位左右声道的时钟,数值上等于fs(采样频率);(5)MCLK:同步时钟,也称为编解码器时钟(主时钟),可能取值为256*fs或384*fs。数据的发送方和接受方需要有相同的时钟信号来控制数据的传输,所以数据传输方(主设备)必须产生字段选择信号、时钟信号和需要传输的数据信号。复杂的数字系统可能会有多个发送方和接受方,因此很难定义哪个是主设备。这种系统中一般会有一个系统主控制模块,用于控制数据音频数据在不同的协调下发送数据。2)基于IIS音频系统

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。