资源描述：
《EDA实验指导书FPGA_CPLD(第3版)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、*第二篇FPGA/CPLD单元IIJQuartusII软件使用简介QuartusII是Altera公司提供的FPGA'CPLD开发集成环境，Altera是1比界上最人可编程逻辑器件供应商之一。QuartusII界而友好、使用便捷，被誉为业界最易用易学的EDA软件。其主要功能为数字电子系统的设计输入、编辑、仿真、下载等。该软件支持原理图输入设计和VHDL语言（以及其它换件描述语言）输入设计和原理图与HDL混合输入设计。实验十用原理图输入法设计全加器一、实验目的1、熟悉利用QucirtusII的原理图输入方法设计简单组合电路，掌握层次化设计的方法,并通过一个4位全加器的设计把握
2、利用EDA软件进行电子线路设计的详细流程。2、学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。二、原理说明一个4位全加器可以由4个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照EDA技术实用教程5.4节介绍的方法来完成。三、实验步骤1位全加器由两个半加器及或门连接而成，如图10-1所示，ain为被加数、bin为加数,cin为进位输入，sum为和，cout为进位输出。从图10-1看出，设计全加器应从设计半加器入手。图10-11.为本项工程设计建立文
3、件夹任何一项设计都是一项工程（Pwject）,与工程相关的文件有多个，应存放于同一个文件夹,故应首先为每个项1=1建立相应的文件夹。设本项1=1的文件夹路径及名字为D:addero注意文件夹名不能用汉字。2.输入设计项目原理图要设计的半加器为h_adder,如图10-2所示，a为被加数、b为加数，so为和,co为进位输出。oirrairr>co血oirrairr图10-2（1）建立新文件。打开QuartusII,选菜单File—New,在弹出的对话框中选择uDeviceDesignFiles”页的原理图文件输入项BlockDiagram/SchematicFile（原理图
4、编辑文件），扩展名为“.bdf”，按OK后将打开原理图编辑界面。（2）调入元件。在编辑窗口右击鼠标，选择Insert^Symbol,在弹出的窗口中找到基木元件丿车路径C:alieniquartus50librariesprimi（iveslogic项，选屮需要的元件，单击OK按钮。如为了设计半加器，将所需元件and2^xor、input和output依次调入原理图。（3）连线。将鼠标移至某一管脚或连线端子，则鼠标自动变成十字型，按住鼠标左键并拖动，至合适位置松开，即画出一条连线。重复此步骤，将原理图按图10・2连接好。注意：连线不能与器件的虚线框重叠。（4）输入引
5、脚名。双击hput和output的PIN-NAME使其变成黑色，用键盘分别输入引脚名:a、b、co和so。1.设计文件存盘完成1位半加器电路原理图的编辑后，选择菜一单File—“SaveAs”命令，将原理图文件存入步骤1建立的工程文件夹中，文件名口取（本例中为h_addcr.bdf）,但不能用汉字，注意扩展名为.bdfo2.将设计项目设置成当前工程Project只有将设计项目设置成工程Project,才能对其进行编译、仿真、卜-载等各项处理。选择菜单Project->SetasTop-LevelEntity,即可将当前设计文件设置成Project0如果设计项口由多个设计文件
6、组成，则应该将它们的主文件，即顶层文件设置成Projecto如果要对其中某一底层文件进行单独编译、仿真和测试，也必须首先将其设置成Projecto3.编译选择菜单ProcessingStartCompilation,开始编译！如有错，会显示错误列表，单击按钮Locate,nJ"转到原理图编辑界面，且鼠标自动定位在错误所在处，排除错误后再次编译。此编译器的功能包括网表文件提取、设计文件排错、逻辑综合、逻紺分配、适配（结构综合）、时序仿真文件提取和编程下载文件装配等。4.建立仿真波形文件接下來应该测试设计项廿的正确性，即逻辑仿真，首先需要建立波形文件，以便给出输入信号的各种取
7、值状态，观察输出信号的波形，从而验证逻辑功能是否正确。选择菜单File'New,在弹出的New对话框中选择OtherFiles页下的VectorWaveformFile,扩展名为.vwf。5.仿真Name:,Value,1000ns2000ns3000ns4000ns5000ns6000ns7000ns8000ns900On1)u$1.1usA1b0111a0so1厂1co0(图10-36.包装元件入库设计仿•貞•好的原理图文件如半加h_addcr,可以作为一个元件被顶层文件调用。先将设计好的原理图文件打开（利用F
