CMOS集成电路版图 Tanner L-Edit设计入门

《CMOS集成电路版图 Tanner L-Edit设计入门》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2021年9月13日星期一集成电路版图设计入门2021年9月13日星期一主要内容：n版图设计概念；n版图设计流程及在IC设计中的位置；nTanner版图流程举例（反相器等）。2021年9月13日星期一版图设计概念定义：版图设计是创建工程制图（网表）的精确的物理描述过程，而这一物理描述遵守有制造工艺、设计流程以及通过仿真显示为可行的性能要求所带来的一系列约束。2021年9月13日星期一双极集成电路版图设计2021年9月13日星期一MOS集成电路版图设计2021年9月13日星期一电压比较器2021年9月13日星期一运算放大器2021年9月13日星期一2

2、021年9月13日星期一版图设计流程流程的定义：流程是一系列有效方法的集合，应用这些方法，可以实现和验证一个设计思想的有效描述，使最终的结果显示出预期功能的适当特性。全定制：起因于设计工程师对设计的所有方面有完全定制的自由。2021年9月13日星期一模拟版图设计流程规范电路输入电路验证版图输入版图验证实现版图参数提取2021年9月13日星期一CMOSVLSI制造工艺（略）2021年9月13日星期一Tanner版图流程举例（反相器）集成电路设计近年来发展相当迅速，许多设计需要借助计算机辅助设计软件。作为将来从事集成电路设计的工作人员，至少需要对版图有

3、所了解，但是许多软件（如cadence）实在工作站上执行的，不利于初学者。L-Edit软件是基于PC上的设计工具，简单易学，操作方便，通过学习，掌握版图的设计流程。2021年9月13日星期一TannerPro简介：TannerPro是一套集成电路设计软件，包括S-EDIT，T-SPICE，W-EDIT，L-EDIT，与LVS，他们的主要功能分别如下：1、S-Edit:编辑电路图2、T-Spice:电路分析与模拟3、W-Edit:显示T-Spice模拟结果4、L-Edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化5、LVS：电路图

4、与布局结果对比2021年9月13日星期一2021年9月13日星期一2021年9月13日星期一2021年9月13日星期一设计参数的设置Setup>Designn该对话框共有六页，分别是：Technology(工艺参数)、Grid(网格参数)、Selection(选择参数)、Drawing(绘图参数)、Curves(曲线参数)、Xreffiles(外部交叉引用参数)n网格分为显示网格、鼠标网格（跳跃、平滑）、定位器网格2021年9月13日星期一设计规则的作用n设计规则规定了生产中可以接受的几何尺寸的要求和达到的电学性能。n对设计和制造双方来说，设计规则

5、既是工艺加工应该达到的规范，也是设计必循遵循的原则n设计规则表示了成品率和性能的最佳折衷2021年9月13日星期一设计规则的设置(一)、设计的类型nMinimumWidthnExactWidthnNotExistnSpacingnSurroundnOverlapnExtensionnDensity2021年9月13日星期一（1）MinimumWidth该层上所有object在任意方向上的宽度2021年9月13日星期一(2)Exactwidth该层上所有object在特定方向上的准确宽度2021年9月13日星期一（3）NotExist在指定的层上，所

6、有object都不能存在.这是唯一不含距离的规则2021年9月13日星期一（4）Spacing在指定的层上或者在指定的两层之间的object的最小间距2021年9月13日星期一（5）Surround一个层上的物体，在每个方向上，被另一层上的物体至少要环绕x各单位2021年9月13日星期一（6）Overlap一个层上的物体必须与另一个层上的物体交叠的最小尺寸。Objectswhichoverlapmorethanthespecifieddistanceorwhoseedgescoincidearenotconsideredinviolationofo

7、verlaprules.重叠大于规定距离或边缘重合都不算违规2021年9月13日星期一（7）Extension一个层上的物体必须超过另一个层上的物体的边界的最小尺寸。当：距离超过指定数字、只有一边刚好重合，其他都在物体之外、被完全surround的时候，不算是违背规则2021年9月13日星期一（8）DensityThedensityrulefindsandflagsobjectsonthederiveddensitylayerspecifiedinLayer1.ThelayerspecifiedmustbeaDensitytypederivedla

8、yer.Violationstotheruleincludeanypolygonsoutputtoadensitylaye