欢迎来到天天文库
浏览记录
ID:44990573
大小:1.70 MB
页数:46页
时间:2019-11-06
《第五章 锁存器和触发器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、第五章锁存器和触发器5.1双稳态存储单元5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能5.5用VerilogHDL描述锁存器和触发器掌握锁存器、触发器的电路结构和工作原理;熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能;正确理解锁存器、触发器的动态特性。教学基本要求5.1双稳态存储单元电路5.1.1双稳态的概念有两个稳定的状态,从一个状态进入另一个状态必须施加足够大的外加作用力。其中的介稳态是一个不稳定的状态。5.1.2双稳态存储单元电路1.电路结构反馈由两个非门的输入输出端交叉耦合。它与组合电路的根本区别在于,电路中有反馈线。电路有两个互补的输出
2、端。Q端的状态定义为电路输出状态。定义:当Q=1,Q=0时,称为电路的1状态;当Q=0,Q=1时,称为电路的0状态。2.数字逻辑分析电路的功能:电路具有记忆1位二进制数据的功能。如Q=111001如Q=0001103.模拟特性分析I1=O2O1=I2O1I2I1O2图中两个非门的传输特性5.2锁存器锁存器与触发器区别与联系共同点:具有0和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点:锁存器—对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。触发器—对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改
3、变状态。CPCP5.2.1SR锁存器1.基本SR锁存器1)电路结构由两个或非门的输入输出端交叉耦合。它与组合电路的根本区别在于,电路中有反馈线。有二个输入端:R(复位)、S(置位),高有效。有两个输出端Q、Q。一般情况下,它们是互补的。表达式左边和右边的Q含义不同,左边为次态,右边为初态。初态:R、S信号作用前Q端的状态,初态用Qn表示。次态:R、S信号作用后Q端的状态次态用Qn+1表示。2)工作原理①R=1,S=0锁存器处于0态,置0(复位)②R=0,S=1锁存器处于1态,置1(置位)③R=0,S=0④R=1,S=1状态保持在这种状态下,当R、S信号同时由“1”→“0”后,由于G
4、1、G2传输时间不等,输出状态将不能确定。(应避免这种情况)。SR锁存器约束条件:SR=03)逻辑功能表RSQn(现态)Qn+1(次态)1100※不定1110※1000置010100101置101110000保持00114)工作波形5)用与非门构成的基本SR锁存器a.电路图b.功能表不定00010101保持11QSRc.国标逻辑符号约束条件:SR=0运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出6)基本SR锁存器的应用2.逻辑门控SR锁存器1)电路结构及逻辑符号基本SR锁存器使能信号控制门电路2)工作原理S=0,R=0:Qn+1=QnS=1,R=0:Qn+1=1S=0,R=1
5、:Qn+1=0S=1,R=1:Qn+1=ФE=1:Q3=S,Q4=R,状态随R、S的变化发生变化。E=0:状态不变;5.2.2D锁存器1.逻辑门控D锁存器1)逻辑电路图与符号与门控SR锁存器的区别?门控SR锁存器2)逻辑功能E=0:输出保持。E=1:S=0,R=1D=0Q=0D=1Q=1S=1,R=0EDQ0×保持100111Q=D2.传输门控D锁存器(a)电路结构(b)E=1时,TG1导通,TG2断开。Q=D。E=0时,TG2导通,TG1断开。Q保持不变。(c)工作波形3.D锁存器的动态特性(略)4.典型集成电路74HC/HCT373八D锁存器内部电路工作模式输入内部锁存器状态输
6、出OELEDnQn使能和读锁存器(传送模式)LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻74HC/HCT373八D锁存器功能表L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.3触发器的电路结构和工作原理5.3.1主从触发器1.电路结构主锁存器与从锁存器结构相同。TG1和TG4的工作状态相同。TG2和TG3的工作状态相同。2.工作原理(1)CP=0时:TG1导通,TG2断开;输入信号D送入主锁存器。Q跟随D端的状态变化,使Q=D。TG3断开,TG4导通;从锁存器维持在原来的状态不变。(2)CP由0跳变到1:TG1断开,TG2
7、导通输入信号D不能送入主锁存器。主锁存器维持原态不变。TG3导通,TG4断开从锁存器Q的信号送Q端。触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号。3.典型集成电路74HC/HCT74中D触发器的逻辑图74HC/HCT74的逻辑符号和功能表输入输出SDRDCPDQQLH××HLHL××LHLL××HHSDRDCPDQn+1Qn+1HH↑L*LHHH↑H*HL具有直接置1、直接置0,正边沿触发的D功能触发器5.3.2维持阻塞触发器1.电路结构与工作原理置0维持
此文档下载收益归作者所有