第五章 锁存器和触发器lhcppt课件.ppt

《第五章 锁存器和触发器lhcppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能教学基本要求：1、掌握锁存器、触发器的电路结构和工作原理；2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能；3、正确理解锁存器、触发器的动态特性。时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征：由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。5.1双稳态存储单元电路5.1.1双稳态的概念5.1.2双稳态存

2、储单元电路5.1.1双稳态的概念反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构2、逻辑状态分析——电路具有记忆1位二进制数据的功能如Q=1：如Q=0：10011011003.模拟特性分析I1=O2O1=I2图中两个非门的传输特性5.2.1SR锁存器5.2锁存器5.2.1D锁存器5.2.1SR锁存器5.2锁存器1.基本SR锁存器现态：R、S信号作用前Q端的状态，现态用Qn表示；次态：R、S信号作用后Q端的状态，次态用Qn+1表示。锁存器的状态:1.正常态：或2.非正常态：0态1态Ф（不定状态、非法状态）

3、工作原理:R=0、S=0状态不变(保持)00若现态Qn=11010若现态Qn=0010001无论现态Qn为0或1，锁存器的次态为1态。信号消失后新的状态将被记忆下来。R=0、S=1置1(置位)01若现态Qn=11010若现态Qn=001010010无论现态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。若现态Qn=0100101R=1、S=0置0(复位)10若现态Qn=11000011100S=1、R=1无论现态Qn为0或1，触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个或非门的延迟时间无法确定，使得触发器

4、最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态。QQ已知输入S、R波形图，试画出Q、Q波形图，设SR锁存器的初态为0。当SR锁存器输入端同时加1时，Q和Q都变成了0。当S、R同时由1变成0时，触发器的输出将会出现0→1→0…的反复切换(假设两个或非门的延迟时间相同)。00已知输入R、S波形图，试画出、波形图，设SR锁存器的初态为0。010010000100例：解：例：画工作波形(假设初态为0)。思考题：假设初态为1时波形又如何画？解：用与非门构成的基本SR锁存器c.国标逻辑符号a.电路图b.功能表110010100101不变11不变Q约束条件:S

5、·R=0例：运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。BAB解：2.逻辑门控SR锁存器电路结构国标逻辑符号基本SR锁存器使能信号控制门电路工作原理S=0，R=0：Qn+1=QnS=1，R=0：Qn+1=1S=0，R=1：Qn+1=0S=1，R=1：Qn+1=ФE=1：E=0：状态可以发生变化：状态不变！Q3=SQ4=R现态次态基本SR锁存器!的波形。逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态(初态)为Q=0，试画出Q3、Q4、Q和Q例：解：5.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图=DS=0R=1D

6、=0Q=0D=1Q=1E=0:不变E=1:=DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能Qn+1=D2.传输门控D锁存器E=0时：(b)E=1时：(a)电路结构TG2导通，TG1断开TG1导通，TG2断开Q=DQ不变(c)工作波形3.D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。D对E下降沿最少时间提前量脉冲宽度E下降后D高电平需保持的最少时间tH：保持时间tSU：建立时间tW：脉冲宽度tpLH和tpHL：传输延迟时间74HC/HCT373八D锁存器4.典型集成

7、电路互补门控信号三态使能控制信号74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。讨论：锁存器有何缺点？为什么要发明触发器？5.2.35.2.5作业：5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器*5.3.3利用传输延迟的触发器5.3.4触发器的动态特性锁存器与触发器：锁存器在E的高(低)电平期间对信号敏感(电平触发)触发器在C

8、P的上升沿(下降沿)对信号敏感(边沿触发)锁存器与触