第5章 时序逻辑电路2

《第5章 时序逻辑电路2》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、5.4计数器三、任意进制计数器假定已有的是N进制计数器，而需要得到M进制计数器。1．当M

2、异步置零法——利用端例：利用74160构成六进制计数器。(M=6,N=10)若不接Q0和Q3，则状态图中无效状态转换情况有变化。缺点：置零不可靠方法：用与非门译出状态M。此线被切断过渡状态。归零法存在的问题和解决办法各触发器的动态特性和带负载情况不尽相同，且有随机干扰信号，造成有的触发器已归零，有的不能归零。74161Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR11&11001一种提高归零可靠性的方法&&QQSR计到S12=1100前：10101计到S12=1100时()：1101000

3、1CP=0之后：01100有足够的时间归零思路：用RS触发器暂存清零信号,保证有足够的归零时间。改进电路CPG1Q状态6051可作进位输出特点：用基本RSFF锁存G1门的低电平信号。下面用波形图来说明（忽略74160的延迟时间）低电平时间等于CP高电平时间5.4计数器2）置数法（置位法）－－适用于有预置数功能的集成计数器。基本思路：计数器从某个预置状态Si（一般选S0）开始计数，计满M个状态后产生置数信号，使计数器恢复到预置初态Si。①异步置数计数器：利用Si+M（或SM）状态进行译码产生置数信号。②同步

4、置数计数器：利用Si+M-1（或SM-1）状态进行译码产生置数信号。S0SiSi+1Si+2Si+M-2Si+M-1SN-3SN-2SN-1Si+MM个N-M个5.4计数器3）利用进位输出位C置数法（置位法）－－适用于有预置数功能的集成计数器。M个M个预置数S0SN-MSN-M-1SN-1SN-2预置数①异步置数计数器：用SN-M-1作为预置数。②同步置数计数器：用SN-M作为预置数。5.4计数器例：用74161实现十二进制计数器。解：74161是具有异步清零和同步置数功能的加法计时器。①异步清“0”法S

5、M＝S12即Q3Q2Q1Q0＝1100&11CP②同步置数法预置数：D3D2D1D0=0000SM-1＝S11即Q3Q2Q1Q0＝1011CP11&5.4计数器③同步置数法预置数：D3D2D1D0=0011110111001011101010011000011101100101010000111110Q3Q2Q1Q0预置信号11CP&11005.4计数器④进位C置数法N=16，M=12，N－M=4即D3D2D1D0=01001CP1001015.4计数器2．当M>N时：必须将多片计数器级联。1）整体清“0

6、”法或整体置数法基本思路：先将n片计数器级联组成Nn（Nn>M）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。2）分解法基本思路：将M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，则用n片计数器分别组成M1、M2、…Mn进制的计数器，然后级联即可构成M进制计数器。芯片级联的方式：①串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP。②并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。5.4计数器例：试用74160组成百进制计

7、数器。串行进位方式（异步计数器）并行进位方式（同步计数器）5.4计数器例：试用两片74160实现54进制计数器。解：M=54，74160是具有异步清零、同步置数的十进制计数器。①整体置数法计数：0～53。5301010011Q3Q2Q1Q05.4计数器②分解法M=54=6×9，用两片74160分别构成六进制和九进制，然后级联即可。六进制九进制利用同步清零或置数端获得N进制计数思路：当M进制计数到SN–1后使计数回到S0状态2.求归零逻辑表达式；1.写出状态SN–1的二进制代码；3.画连线图。步骤：[例]用

8、4位二进制计数器74163构成十二进制计数器。解：1.=10112.归零表达式：3.连线图74163Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR1&同步清零同步置零四.移位寄存器型计数器结构示意图Q0Q1Qn–1C11DFF0CPC11DFF1C11DFFn–1反馈逻辑电路Dn–1D0D1…特点：电路结构简单，计数顺序一般为非自然态序，用途极为广泛。1、环形计数器(一)电路组成Q0Q1Q2Q3C11DFF0CP