课设论文数字钟电路

《课设论文数字钟电路》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、学号:0120711360734课程设计题目数字钟电路的设计与制作学院自动化学院专业自动化班级0707姓名冯借指导教师罗惠谦2009年7月2日课程设计任务书学生姓名：冯倩专业班级：自动化0707指导教师：罗惠谦工作单位：动化学院题目：数字钟电路的设计与制作初始条件：1.具备电了电路的基础知识及查阅资料和手册的能力2.熟悉常用电子器件和常规实验仪器及电子设计常用软件3.已掌握电子电路实验的基本方法要求完成的主要任务：1.采用数码管显示2.具有时间校对功能3.提岀至少两种设计方案，并优选方案进行具体设计4.有能力的同学可在完成上述要求后提

2、出增强功能的设计方案5.按要求写出详细设计报告，并计算元件参数，包括选择元件的原理依据，参数确定的理论依及相关的电路图等时间安排：1.6月22日动员大会,下达课程设计任务书2.6月22H-25n查阅资料，选择设计方案，进行设计计算，完成预设计并进行计算机仿真3.6月26日预设计方案经教师审查后发放元器件4.6月26H-7月1日对所设计的电路进行制作和调试并完成课程设计说明书5.7月2H—3日课程设计答辩指导教师签名：2008年6月22日系主任（或责任教师）签名：2008年6月22摘要数字钟是用数字电路技术实现时、分、秒计时的装置，与机

3、械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟可用中小规模集成电路组成电了钟；也可以利用专用的电了钟芯片配以显示电路及其所需耍的外I韦I电路组成电子钟；还可以利用单片机来实现电子钟等等。这里我们利用中规模集成器件实现数字钟的设计，通过各部分电路实现计数，显示，校时等功能。它的计时周期是24小时，数字钟电路主要由译码显示器、时计数、分计数、秒计数器和脉冲产生电路。其中电路系统由秒信号发生器、时、分、秒计数器译码器及显示器、门电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的

4、精度，一般由多谐振荡器來实现，将标准秒信号送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个分脉冲信号,该信号作为分计数器的时钟脉冲。分计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制，可实现对一天24小时的计时。译码显示电路将时、分、秒计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。关键字:数字钟译码显示计时周期校时目录第一章数字钟电路的方案设计11.1数字钟电路方案设计21.2数字钟电路论证2第二章系统分析与设计32.

5、1数字钟的组成框图32.2器件选择32.2.1lg5011ah显示器32.2.2555定时器32.2.3计数器74LS9072.2.4译码器4511及数码管82.2.5非门74LS04与非门74LS00112.2.6而包板及电阻、电容等器件122.3单元电路设计132.3.1555多谐振荡脉冲132.3.2时间计数单元142.3.3译码驱动及显示单元142.4.4校时电源电路152.4完整的电路图及工作原理152.4.1完整的电路152.4.2工作原理152.5附录15收获和体会17参考文献17第一章数字钟电路的方案设计1.1数字钟电

6、路方案设计数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。曲于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定，由555构成的多谐振荡器作时钟脉冲。方案一：首先构成一个555定时器产生一秒钟的振荡周期，由74LS90采用清零法分别组成60进制的秒计数器，60进制的分计数器和24进制的时计数器。使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器的进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用数码管作为显示器,4511为

7、译码器。方案二：一个基本的数字钟电路主要译码显示器，时、分、秒计数器和定时器组成。主要是555定时器产生一秒钟的振荡周期，由7段4脚译码显示器和74LS90采用清零法分别组成60进制的秒计数器，60进制的分计数器利24进制的时计数器。使用BS201A数码管作为显示器，74LS48为译码器。1.2论证通过数字钟方框图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，我们用CB555定时器来实现。将标准秒信号送入秒计数器,秒计数器采用60进制计数器，每累计60秒发出一个分脉冲信号，该信号作为分计数器的时钟脉冲。分计数器

8、也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制，可实现对一天24小时的计时。译码显示屯路将时、分、秒计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位