数字钟电路设计 数电课设new

《数字钟电路设计 数电课设new》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、电子技术课程设计辽宁石油化工大学职业技术学院设计题目数字钟电路设计目录数字钟的功能要求数字钟电路系统的组成方框图主体电路设计功能扩展电路的设计整机电路MCU控制的数字钟一、数字钟的功能要求1、基本功能准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位；校正时间。一、数字钟的功能要求(续)2、扩展功能定时控制；仿广播电台正点报时；报整点时数；触摸报整点时数；其他。二、数字钟电路系统的组成框图该系统的工作原理是：振荡器产生高稳定的高频脉冲信号，作为数字钟

2、的时间基准，再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计时出现误差时可以用校时电路进行校时、校分、校秒。二、数字钟电路系统的组成框图（续）如图2.1多功能数字钟系统组成框图三、主体电路的设计主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。

3、1．振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。振荡器的设计方案一图2.2为电子手表集成电路(如5C702)中的晶体振荡器电路，常取晶振的频率为32768Hz因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。晶体振荡器电路图2.2晶体振荡器电路振荡器的设计方案二如果精度要求不高可以采用由集成电路定时器555与RC组成的多谐振荡器。设振荡频率f0＝103Hz，电

4、路参数如图2.3所示。图2.3555多谐振荡器555555多谐振荡器原理电路555多谐振荡器原理电路及工作波形2．分频器的设计分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号。选用3片中规模集成电路计数器74LS90可以完成上述功能。74LS90管脚图74LS90有两个清零端MR1、MR2和两个置9端MS1、MS2，其功能如表5.3.1所示。NEXTBACK74LS90结构A、两片74LS90构成的100分频器：BACK3．时分秒计数器的设计分和秒计数器都是模M=6

5、0的计数器，其计数规律为：00-01-…-58-59-00…选74LS92作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。时计数器是一个“24进制”的特殊进制计数器。74LS92是二—六—十二进制计算器。六十进制计算器BACK74LS92结构六进制二进制Q3Q1Q2Q0CLK1CLK0R02R0174LS92结构图BACK五进制二进制Q3Q1Q2Q0CLK1CLK0R02R01R90R9174LS90结构图BACKBACK4．译码显示电路设计74LS47、74LS48

6、为BCD—7段译码/驱动器。其中，74LS47可用来驱动共阳极的发光二极管显示器示器，而74LS48则用来驱动共阴极的发光二极管显示器。74LS48的功能表如表2.4所示，其中，A3A2AlA0为8421BCD码输入端，a—g为7段译码输出端。各使能端功能简介如下：/LT灯测试输入使能端。当LT＝0时，译码器各段输出均为高电平，显示器各段亮，因此，LT＝0可用来检查74LS48和显示器的好坏。/RBI动态灭零输入使能端。在LT＝1的前提下，当/RBI＝0且输入A3A2AlA0＝000时，译码器各段

7、输出全为低电平，显示器各段全灭，而当输人数据为非零数码时，译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。74LS48功能表各使能端功能简介如下（续）：/BI静态灭零输入使能端。只要BI＝0，不论输入A3A2AlA0为何种电平，译码器4段输出全为低电平，显示器灭灯(此时/BI／RBO为输入使能)。/RBO动态灭零输出端。在不使用/BI功能时，BI／RBO为输出使能。该端主要用于多个译码器级联时，实现对无意义的零进行消隐。实现整数位的零消隐是将高位的RBO接到相邻低位的RBI

8、，实现小数位的零消隐是将低位的RBO接到相邻高位的RBI。74LS48功能表74LS48功能表BACK74LS48构成的1000进制计数、译码显示电路5．校时电路的设计对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图2.4为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制