自己整理训练题

自己整理训练题

ID:44320399

大小:244.96 KB

页数:10页

时间:2019-10-20

自己整理训练题_第1页
自己整理训练题_第2页
自己整理训练题_第3页
自己整理训练题_第4页
自己整理训练题_第5页
资源描述:

《自己整理训练题》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、填空题1.80861作于最小模式,当执行指令OUT62H,AL时,DT/^=J_,M//O=0,RD=1o2.CPU从主存取出一条指令并执行该指令的时间称为指令周期,它通常用若干个总线周期来表示,而后者为完成一个基本操作所需的时间。3.当存储器的读出时间大于CPU所耍求的时间时,为了保证CPU与存储器的周期配合,就要利用READY信号,在T:;状态结束后使CPU插入若干等待状态后才进入h状态。4.36转换成二进制是100100B,转换成非压缩BCD是00000011000001105.冯.诺依曼型计算机由运算器

2、、控制器、存储器和输入设备、输出设备5大部分组成。6.微型计算机主要由微处理器、存储器、输入/输出接口电路和系统总线四部分组成。7.计算机系统的核心是微处理器,由运算器和控制器两个部件组成。8.8086的存储器采用分段管理和分体结构,每段最长64KB,整个存储空间分成偶地址存储体和奇地址存储体两个存储体,分别*_Ao_信号利BHE信号来选择,当从偶地址单元开始读一个字时,Ao二_,BHE=_Oo9.BUFDW23H,85H;变量BUF在内存中占4个字节,LENGTHBUF的返回值是—。10.一个有10个字的数组

3、,起始地址为1000H:1122H,则该数组的首字单元和末字单元的物理地址为11122H和11134H,_o11.8086系统的I/O端口采用I/O单独编址方式,系统与外设的数据传送需采用IN和OUT两条专用指令来完成。12.8086的I/O端口采用直接寻址方式,最多可访问256个8位I/O端口,间接寻址时端口地址放在DX寄存器中,向端口写入数据由OUT指令实现,从端口读数据由1N指令实现。13.8086访问存储器时都是以三为单位进行的,并从偶地址开始,这种存放方式称为对准存放。14.指令MOVBX,DS:[B

4、P]中源操作数是寄存器间接寻址方式,目的操作数是寄存器寻址方式。15.执行指令MOVAX,13E8I1SUBAX,271EII后,标志位CF二1,ZF二0,SF=J_。16.执行指令序列MOVAL,0E5HADDAL,2BH后,AL二1OH,ZF二0,AF=J_,OF二0。17.若当前SS二3000H,SP二1000H,则堆栈段在存储器中的物理地址是趣述,若此时入栈10个字节,SP=_0FF6Ho若再出栈2个字,SP二OFFAH。18.在串操作中,用来存放源操作数的偏移地址的是—生寄存器。系统复位后,寄存器CS

5、复位成初值FFFFII。19.在串操作中,目的操作数的偏移地址放在寄存器DI中,段基址*ES提供。20.BP寄存器在间接寻址中使用时,操作数隐含在堆栈段中,由段寄存器SS与BP组合形成操作数地址。21、CPU运行过程屮,存放下一条要执行指令的偏移地址的寄存器是寄存器,在堆栈操作中作为指针的寄存器是一SP寄存器。22.某程序将一字数据存放在存储器的57OOH:2813H处,该字的物理地址为59813H,若耍读取这个字,需访问2次存储器。23、若当前CS=2A00H,IP=2000H,则CPU要执行的下一条指令的存

6、储器地址为2C000H。24、串操作指令执行过程中,地址指针的变化方向受到标志寄存器中的DF位的控制。25、循环程序结构主要由初始化、循环体、修改参数和循环控制四部分构成。26.某计算机的内存为3KB,则内存地址寄存器至少需』J立。27.动态RAM芯片MK4564只有8条地址线,地址输入采用两路复用锁存方式,因此可推断其内存容量不超过64K个存储单元,为了保证动态RAM+的内容不消失,需进行刷新操作。2&只要电源在内容就不会自动消失,常用作高速缓存的是静态随机存取存储器;利用电容存储电荷的原理来保存信息,需定期

7、刷新的是动态随机存取存储器;利用其非易失性,一般用作存放系统启动程序的是丄追存储器。29.计算机的内存可采用随机存取存储器,存储监控程序应选用只读存储器。30.用1KX4的RAM芯片扩展成8KX8的存储器,需要16片1KX4的芯片,扩展后的存储器的地址线最少有13位。31.存储器的地址选择有三种方法:线性选择方式、全译码选择方式和部分译码选择方式。32.在DMA方式下,由DMA控制器接管总线的控制权,控制外设和存储器Z间直接进行高速的数据传送。33.8O86CPU可以处理_256类中断,中断向量指的是中断服务程

8、序的入口地址。34.8O86CPU有两条外部屮断请求线,其中NMI引脚上引入的是非屏蔽中断,INTR引脚上引入的是可屏蔽中断。35.CPU响应外部可屏蔽中断的4个条件:外设提岀中断申请、本中断位未被屏蔽、本中断优先级最高、CPU允许屮断。36.TBMPC/AT机采用2个8259A级联,CPU的可屏蔽硬中断可扩展为_[二级,如果一片8259A的1心的类型码为F3H,则其5二F0H,相应地

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。