数字电路简介及其发展修改

数字电路简介及其发展修改

ID:44197443

大小:35.00 KB

页数:4页

时间:2019-10-19

数字电路简介及其发展修改_第1页
数字电路简介及其发展修改_第2页
数字电路简介及其发展修改_第3页
数字电路简介及其发展修改_第4页
资源描述:

《数字电路简介及其发展修改》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数字电路简介及其发展2010031020024徐生数字电路简介数字电路不但利用信号大小强弱来表示信息,它还利用电压的高低或电流的有无或电路的通断來表示信息的I或0,用一联串的1或0编码表示某种信息(由于只有1与0两个数码,所以叫二进制编码,我们平时用1到0的10数字编码可以表示你的邮政编码或电话号码等).用以处理该信号的电路就是数字电路,它利用电路的通断来表示信息的1或。数字电路的分类按功能来分:1、组合逻辑电路简称组合电路,它由最基本的逻辑门电路组合而成。特点是:输出值只与当时的输入值有关,即输出惟一地由当时的输入值

2、决定。电路没有记忆功能,输出状态随着输入状态的变化而变化,类似于电阻性电路,如加法器、译码器、编码器、数据选择器等都属于此类。2、时序逻辑电路简称时序电路,它是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路,与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是:输出不仅収决于当时的输入值,而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路,如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。按电路有无集成元器件来分:可分为分立元件数字电路和集成数字

3、电路。按集成电路的集成度进行分类:可分为小规模集成数字电路(SSI)、中规模集成数字电路(MSI)、大规模集成数字电路(LSI)和超大规模集成数字电路(VLSI)。按构成电路的半导体器件来分类:可分为双极型数字电路和单极型数字电路。数字电路的特点同时具有算术运算和逻辑运算功能数字电路是以二进制逻辑代数为数学基础,使用二进制数字信号,既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等),因此极其适合于运算、比较、存储、传输、控制、决策等应用。实现简单,系统可靠以二进制作为基础的数字逻辑电路,可靠性较强

4、C电源电压的小的波动对其没有影响,温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。集成度高,功能实现容易集成度高,体积小,功耗低是数字电路突出的优点2—。电路的设计、维修、维护灵活方便。数字电路的发展发展历程数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。但其发展比模拟电路发展的更快。从60年代开始,数字集成器件以双极型工艺制成了小规模逻辑器件。随后发展到屮规模逻辑器件;70年代末,微处理器的出现,使数字集成电路的性能产生质的飞跃。数字集成器件所用的材料以硅材料为主,在高速电路屮,

5、也使用化合物半导体材料,例如神化镣等。逻辑门是数字电路中一种重要的逻辑单元电路。TTL逻辑门电路问世较早,其工艺经过不断改进,至今仍为主要的基本逻辑器件之一。随着CMOS工艺的发展,TTL的主导地位受到了动摇,有被CMOS器件所取代的趋势。近年来,可编程逻辑器件PLD特别是现场可编程门阵列FPGA的E速进步,使数字电子技术开创了新局面,不仅规模大,而且将硬件与软件相结合,使器件的功能更加完善,使用更灵活。发展趋势更快、更密、更复杂,随着数字技术的迅猛发展,在半导体工艺、平版印刷、金屈化和封装等技术进步的支持下,比以往更

6、快、更复杂的数字电路正在成为现实。运算速度高达3GHz.集成了近1亿个晶体管的64位微处理器即为一例。有些DSP可提供数千兆浮点运算的吞吐量。动态随机存取存储器(DRAM)已达到512MB的容量和每个I/O引脚上666Mbps的数据传输速率。快闪存储器的容量达到了1〜2GB。某些ASTC所具有的门电路的数量超过了一千万,而FPGA目前则宣称具有三百万个门电路和数GIIz的I/O端口。在未来的几年内,台式电脑和服务器CPU的时钟频率将从3GHz提高到5GHz。更高的集成度将使得设计人员能够在一块芯片上放置一个以上的CPU

7、甚至三级高速缓冲存储器。这可以减少片外读取数据的次数,从而使处理器提供更高的吞吐量。嵌入式处理器的性能也在不断提升。去年就出现了在一块芯片上集成了四个CPU的64位处理器。许多公司正在把几十个32位嵌入式处理器内核集成到必须处理高度并行运算的专用定制芯片中。DSP芯片也在以两种方式向并行度更高的架构转移:在某些场合采用超长指令字(VLIW)方式;在一块包含几十到几百个处理单元的芯片上采用常见的单指令/多数据(SIMD)阵列处理。在计算能力不断提高的同时,由于新型存储单元结构的出现,快闪存储器的单片存储密度有望达到4GB

8、。处在这一技术前沿的两种主要方案包括多级存储单元(Multilevel.Cel1)和镜像位(Mirror-bit)。多级存储单元通过将各比特编码到四个电荷级中的方法,允许在每个存储单元中存储两个数据位。镜像位方案通过把每个比特存储在一个绝缘栅两端的方法在每个存储单元屮存储两个比特。尽管DRAM的存储密度不可能一下跳升至1GB,但可

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。