数字逻辑实验报告(2-4地址译码器)

《数字逻辑实验报告(2-4地址译码器)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验报告课程名称:实验项目:姓名:专业:班级:学号:数字逻辑实验2-4地址译码器的原理及实现计算机科学与技术计算机14-8班计算机科学与技术学院实验教学冲2015年12月150实验项目名称:2-4地址译码器的原理及实现一、实验要求设计实现一个2-4地址译码器，掌握使用方法。二、实验目的掌握2-4地址译码器的设计方法和原理。三、实验内容2-4地址译码器功能分析：2-4地址译码器有2个输入端，4个输出端和一个使能端。在使能端为高电平时，对应输入，其中只有一个输出为有效电平，其余为相反电平，输出电平可以是低电平有效，也可以是高电平有效。具体来说，2输入变量XI,X2共

2、有4种不同的状态组合，所以2-4地址译码器有四个输出信号Y0-Y3o此处2-4地址译码器输出为低电平有效，其真值表如下：输入输出E（使能端）XIX2Y0Y1Y2Y300011110011111010111101111111000111101101111011011111110由真值表可写出各输出端逻辑表达式:y0=e+x[+x2y,=E+xi+Y2Y2=E^Yi+X2由以上4式可以画出逻辑电路图，如下:四、实验步骤建立一个新的文件夹打开QuartusII后，新建工程，输入工程名。选择仿真器件，器件选择FLEX10K,芯片选择EPF10K10TC144-4。新建"

3、BlockDiagram/SchematicFile"文件画逻辑图并编译。新建"VectorWaveformFile”波形文件，设置好输入的波形，保存文件并分析仿真波形。选择"Assignments”->“Pins",绑定管脚并编译。选择“Tools"->“Programmer”点击"Start”下载到芯片并进行逻辑验证。五、实验设备LP-2900逻辑设计实验平台，计算机，QuartusII六、实验结果E端输入波形周期为100微秒XI端输入波形周期为50微秒X2端输入波形周期为25微秒仿真波形如下:经过验证，仿真波形符合设计要求。