电工学第十一章时序逻辑电路

电工学第十一章时序逻辑电路

ID:44175978

大小:7.08 MB

页数:164页

时间:2019-10-19

电工学第十一章时序逻辑电路_第1页
电工学第十一章时序逻辑电路_第2页
电工学第十一章时序逻辑电路_第3页
电工学第十一章时序逻辑电路_第4页
电工学第十一章时序逻辑电路_第5页
资源描述:

《电工学第十一章时序逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第11章时序逻辑电路目录11.1双稳态触发器11.2时序逻辑电路分析与设计方法11.3寄存器11.4计数器11.5555定时器及其应用返回含义:能够存储1位二值信号的基本单元电路统称为触发器。特点:有两个能自行保持的稳定状态,用来表示逻辑状态的0或1,或二进制数的0或1;在触发信号的操作下,根据不同的输入信号可以置成0或1状态。分类:按触发方式分:按逻辑功能分:电平、脉冲、边沿RS、JK、D、T11.1双稳态触发器返回11.1.1SR锁存器(基本RS触发器)一、电路结构与工作原理Q和Q’——输出端:Q=1,Q’=0为锁存器的1状态;Q=0,Q’=1为锁存器的0状态;SD和RD——输入端:SD

2、为置位端或置1输入端;RD为复位端或置0输入端;工作原理:0000001110011011010001101100①1110①返回SD=1,RD=0时:Q=1,Q’=0;SD=0,RD=1时:Q=0,Q’=1;SD=0,RD=0时:电路维持原状态不变;SD=1,RD=1时:Q=0,Q’=0,不允许;当SD=1信号消失后,电路的1状态仍然保持;当RD=1信号消失后,电路的0状态仍然保持;锁存器正常工作时,输入信号应遵守SDRD=0的约束条件。SR锁存器也可由与非门组成:电路组成和逻辑符号信号输出端,Q=0、Q’=1的状态称0状态;Q=1、Q’=0的状态称1状态,返回信号输入端,低电平有效。工作

3、原理RSQ1001010①R’=0、S’=1时:由于R’=0,不论原来Q’为0还是1,都有Q’=1;再由S’=1、Q’=1可得Q=0。即不论触发器原来处于什么状态都将变成0状态,这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。返回0110RSQ010②R’=1、S’=0时:由于S’=0,不论原来Q为0还是1,都有Q=1;再由R’=1、Q=1可得Q’=0。即不论触发器原来处于什么状态都将变成1状态,这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。101返回1110③R’=1、S’=1时:根据与非门的逻辑功能不难推知,触发器保持原有状态不变,即原来的状态被触发器存储起

4、来,这体现了触发器具有记忆能力。RSQ01010111不变01返回0011RSQ01010111不变00不定?④R’=0、S’=0时:Q=Q’=1,不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等,在两输入端的0同时撤除后,将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况,这就是基本RS触发器的约束条件。返回基本RS触发器特性表(真值表)现态:触发器接收输入信号之前的状态,也就是触发器原来的稳定状态。次态:触发器接收输入信号之后所处的新的稳定状态。返回次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式。返回状态图

5、描述触发器的状态转换关系及转换条件的图形称为状态图。0101/1110/111001①当触发器处在0状态,即Qn=0时,若输入信号R’S’=01或11,触发器仍为0状态;②当触发器处在1状态,即Qn=1时,若输入信号R’S’=10或11,触发器仍为1状态;若R’S’=10,触发器就会翻转成为1状态。若R’S’=01,触发器就会翻转成为0状态。返回波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。RSQQ置1置0置1置1置1保持不允许不确定返回基本RS触发器的特点(1)触发器的次态不仅与输入信号状态有关,而且与触发器的现态有关。(2)电路具有两个稳定状态,在无输入端信号作用时,电

6、路将保持原状态不变。(3)在外加输入端信号有效时,电路可以翻转,实现置0或置1。(4)在稳定状态下两个输出端的状态必须是互补关系,即有约束条件。在数字电路中,凡根据输入信号R、S情况的不同,具有置0、置1和保持功能的电路,都称为SR锁存器(或基本RS触发器)。返回集成基本RS触发器EN=1时工作EN=0时禁止1S3S返回0XX000XX1110000100111100111011101001011011101*11111*返回11.1.2电平触发的触发器一、电路结构与工作原理输入控制门+基本RS触发器只有触发信号CLK到达,S和R才起作用。除了置1、置0输入端以外,增加了一个触发信号输入端C

7、LK,只有触发信号变为有效电平后,触发器才能按照输入置成相应状态。1、同步RS触发器RSCLK=0时,R’=S’=1,触发器保持原来状态不变。CLK=1时,工作情况与基本RS触发器相同。返回触发器的输出状态与时钟信号CLK变化有关。返回CLK=1期间有效同步RS触发器真值表主要特点波形图时钟电平控制。在CLK=1期间接收输入信号,CLK=0时状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。