四选一数据选择器的设计说明

《四选一数据选择器的设计说明》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、....XX大学实习（实训）报告实习（实训）名称：电工电子实习学院：专业、班级：指导教师：报告人：学号：时间：2011年7月1日至2011年7月8日学习.参考....实习主要内容：（1）了解EDA技术的发展及应用（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计（3）学习MAX+PLUSⅡ软件的应用方法（4）应用EDA技术的设计方法完成4选1数据选择器的设计（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ上仿真主要收获体会与存在的问题：通过课程设计，发现自己的很多不足，自己知识的很多漏洞，看到了自己的实践经验还是比较缺乏，

2、理论联系实际的能力还急需提高。同时也体会到设计课的重要性和目的性所在。同时这次实习也有很多收获，首先我们学会了MAX+PLUSⅡ软件的应用方法，并且能够独立设计出原理图，其次本次设计课培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。指导教师意见：建议成绩：指导教师签字：年月日备注：学习.参考....实习报告1．目的（1）通过实习掌握maxplus2软件的使用和VHDL语言的基础知识（2）应用maxplus2完成四选一数据选择器的设计，并实现仿真。2．内容2.1maxplus2的认识（1）Max+plusⅡ是Al

3、tera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。（2）、Max+plusⅡ开发系统的特点很多，比如开放性的界面，编辑过程与结构无关，丰富的设计库，硬件描述语等。（3）、Max+plusⅡ软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。Max+Plus

4、II工具软件，是现代最先进的仿真设计技术。在普通电脑上就可以操作,十分方便。Max+PlusII工具软件，是功能强大的EDA综合设计系统工具。2.24选1数据选择器（1）创建电路原理：数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制输入端，Y是数据输出端。当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A

5、1A0=11，Y=D3。。图一4选1数据选择器的元件符号学习.参考....4选1数据选择器的真值表为：输入输出A0A1D0D1D2D3F000×××0001×××101×0××001×1××110××0×010××1×111×××0011×××11真值表可简化为：A1A0DF00D001D110D211D3D0D1D2D3由真值表写出输出逻辑表达式学习.参考....由逻辑表达式做出逻辑电路图。图二4选1数据选择器原理图在MAX+plusⅡ软件下做出4选1数据选择器的原理图。如图所示，D0、D1、D2、D3为4路数据输入端，A0、A1为选择控制信号输入端，F

6、为输出端。时电路工作，时电路不工作，不管D取何值，F始终为0。（2）分析分析上面的4选1数据选择器原理图如图二，4选1数据选择器有七个输入端和一个输出端，其中四个为数据输入端，两个为控制信号输入端。电路由五个非门、四个与门和一个或门组成。编译无误后，在MAX+plusⅡ软件下的WaveEditor中对4选1数据选择器进行仿真，记录仿真波形，如图学习.参考....图三4选1数据选择器的仿真波形图分析：如图所示时电路工作，D0、D1、D2、D3分别输入四个波形，先对A0选择初始电平为“0”，时钟周期为“200ns”，倍数为“1”，按同样的方法为A1输入端添加激

7、励信号，时钟周期倍数为A0输入端的2倍。这样我们就为A0、A1输入端分别添加了时钟周期为200ns和400ns的激励信号。（3）结论上图的仿真波形的真值表为：01D3000100100100100000110101D2D1D0A1A0F11110从而验证了4选1数据选择器设计的正确性和功能的正确性。学习.参考....3.个人特色采用文本编辑法，即利用VHDL语言描述四选一数据选择器其仿真波形为：用VHDL语言编写的4选1数据选择器如下：libraryIEEE;useIEEE.std_logic_1164.all;entitymuxlisport(D0,D1

8、,D2,D3:instd_logic_vector(7downto