SDRAM接口学习

SDRAM接口学习

ID:43936253

大小:4.72 MB

页数:41页

时间:2019-10-17

SDRAM接口学习_第1页
SDRAM接口学习_第2页
SDRAM接口学习_第3页
SDRAM接口学习_第4页
SDRAM接口学习_第5页
资源描述:

《SDRAM接口学习》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、SDRAM接口讲解SDRAM:SynchronousDynamicRandomAccessMemory同步动态随机存储器,同步是指Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写DDRSDRAM:DoubleDataRateSDRAM,是双倍速率同步动态随机存储器目录part1-SDRAM内存模组结构part2-SDRAM芯片内部结构Part3-SDRAM芯片外部结构part4-SDRAM内部操作与工作时序

2、part5-SDRAM性能优化part6-备注Part7-参考资料Part1SDRAM内存模组结构P-Bank(PhysicalBank)内存总线等同于CPU数据总线的位宽。单位为Bit,简称P-Bank。注意:P-Bank是SDRAM及以前传统内存特有的概念芯片位宽:在SDRAM中,单个芯片的位宽即每个传输周期能提供的数据量(仅对SDRAM有效)=一个存储单元位宽单个芯片的位宽一般都较小,所以为了组成P-Bank所需的位宽,就需要多颗芯片并联工作。DIMM:DoubleIn-lineMemoryModule,双列内存模组。模组电路板

3、与主板插槽的接口有两列引脚。DIMM是SDRAM集合形式的最终体现,每个DIMM至少包含一个P-Bank的芯片集合Part2SDRAM芯片内部结构逻辑Bank(LogicalBank):SDRAM芯片内部存储阵列由于技术、成本、内存工作效率(具体见part5-SDRAM性能优化)三方面原因,一个芯片内部有多个L-ABNK,目前基本为四个(SDRAM规范中的最高L-Bank数量)芯片位宽(SDRAM内存芯片传输一次的数据量):L-Bank存储阵列中一个存储单元的容量芯片容量=行数×列数(得到一个L-Bank的存储单元数量)×L-Bank

4、的数量×位宽(单位bit)模组容量:相同位宽下,不同芯片的组合会有不同的容量Part2SDRAM芯片内部结构Part3-SDRAM芯片外部结构Part3-SDRAM芯片外部结构Part3-SDRAM芯片外部结构内存寻址步骤以及相关引脚:P-BANK(CS)-L-BANK(BA)-行(RAS、An、WE#)-列(CAS、An、WE#)part4-SDRAM内部操作与工作时序part4-SDRAM内部操作与工作时序芯片工作顺序:初始化-行有效-列读写内存初始化:模式寄存器设置(MRS,ModeRegisterSet)内存控制器(北桥芯片)

5、在BIOS的控制下进行,寄存器的信息由地址线来提供。part4-SDRAM内部操作与工作时序行有效:CS/BAn/RAS信号同时发出part4-SDRAM内部操作与工作时序列读写:CAS与WE#同时发出。在SDRAM中,行地址与列地址是共用的(地址复用),以CAS区分行列寻址(注:列寻址时,A10用作预充电命令)part4-SDRAM内部操作与工作时序读写命令表(除自刷新SelfRefresh)命令外,所有命令都是默认CKE有效)part4-SDRAM内部操作与工作时序行选通:在发送列读写命令时,与行有效命令有一个间隔,这个间隔定义为

6、tRCD(RAStoCASDelay,RAS至CAS延迟)。这是根据芯片存储阵列电子元件响应时间(从一种状态到另一种状态变化的过程)制定。广义的tRCD以时钟周期(tCK,ClockTime)数为单位part4-SDRAM内部操作与工作时序读操作:列地址确定后,存储单元确定CL:CASLatency,CAS潜伏期。从CAS与读取命令发出到第一笔数据输出时间间隔CL只在读取时出现,所以CL又被称为读取潜伏期(RL,ReadLatency)。单位为时钟周期数part4-SDRAM内部操作与工作时序T0-T1(根据芯片不同,>=一个TCK)

7、:假设芯片位宽为n个bit,列数为c,那么一个列地址需选通n个存储体。但存储体中晶体管反应时间造成数据延后触发。这个时间结束时,数据被触发,传向S-AMPT1-T2(>=一个TCK):存储单元中电容容量很小,S-AMP(senseamplifier)要对其电压比较以进行逻辑电平的判断,然后在做放大/驱动tAC:AccessTimefromCLK,时钟触发后的访问时间(即T1-T2)S-AMP:在读取时保持数据逻辑状态,Cache的作用,再次读取时由它直接发送,不进行新的寻址输出数据重写:逻辑状态为1的电容在读取操作后,会因放电而变为逻

8、辑0,所以要预充电阶段做数据重写part4-SDRAM内部操作与工作时序写操作:写操作也在tRCD之后进行,但没有CL(数据信号由控制端发出,输入时芯片无需做任何调校,只需直接传到数据输入寄存器中,然后由写入驱动器进行对

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。