基于fpga的四路抢答器课程设计报告

《基于fpga的四路抢答器课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、课题设计的基础和实验条件1.工作基础(1)数字电路，模拟电路的学习；对所需使用的芯片管脚及功能的了解；掌握了基本的数字电路设计流程。(2)学会使用MAX+PLUS软件设计数字电路；了解EDA实验开发系统。2.实验条件(1)捉供有目标芯片：FPGA-型号EP7128SLC84-15的实验开发系统、数码显示器、二极管、三极管、钮了开关；(2)电路设计器件：AND4、NOT、D触发器等二、设计目标1・4人抢答器(四名选手分别为:Rl,R2,R3,R4)；2.主持人启动及复位开关HT;3.七段显示码显示选手的编号；4.抢答器具冇“互锁”功能；三设计电路图及仿真该设计属于较

2、为复杂的中小规模数字系统设计，按照系统的功能要求和自顶向下的层次化设计思想，该抢答器可以分为三个模块，他们分别为：抢答器控制模块一一IN,该模块用于控制选手及主持人的动作；编码模块一一qiwei,用于将选手的编号编码以便用数码管显示输出；(1)抢答器控制模块IN的设计：该模块在任意一位选手首先按下抢答键后，其输出高电平给D锁存器，并将输出结果送至编码器qiwei,该模块的主持人按键HOST按钮可以实现系统的复位。其原理图为：选手的输出信号发出之后，需要把输出转换为数字，故需要加一个七位译码器。(1)七位译码器的设计：通过编程定义生成了一个七位译码器：7：LW-'l蠢L

3、^3L73L-•S7L>a>b>c>d>e><>9?garreg75••••••••••:game@76:ganreg??:ganie@79••••••••••:gamegSO••••••••••:game@£1:game@74生成此七位译码器的程序如下:SUBDESIGNqiwei(i3.i2.i1.i0:input:a.b.c.d・e.f・g:output:)begintabIei3.i2.i1,i0=＞a.b.c,d.e,f,g:

4、0.0.0.1=＞0.1.1.0.0.0.0:0.0.1.0二＞1.1.0.1.1.0.1：0.1.0.0二＞1.1.1.1.0.0

5、.1:1.0.0.0二＞0.1.1.0.0.1.1:endtable:end:（3）生成完整设计图：两个模块进行连接即得到最终的实验电路图:c-fl-€-f-8SOS（4）设计图的仿真:对设计的电路进行仿真得到仿真图如下:从仿真结果可以看出符合功能要求。（5）连接引脚图：根据设计图选择适当的引脚连接得到下图的引脚图连接完引脚图后，通过PROGRAMER即口J通过开发板來进行调试验证。最终通过多次的调试与验证，终于完成了实验。四心得体会：木次实践我认为完成的比较艰辛，首先在上第一节课的吋候，听老师讲到这门课程设计需要学到一些先修课程。但是单片机，PLC,FPGA我之前都

6、没学过，而冃Z前淫的数电和模电也很多知识都冇些记不清了。所以觉得特别慌，于是在第一节课后就在课卜•看老师给的参考资料。开始的时候觉得好多都不懂完全不明片讲的是什么。后來在找了一些视频之后对FPGA和MAX+PLUS平台冇了一定的了解。后来又在选择电路的设计之前我认真复习了《数字电子技术》，对试验中涉及到的器件进行了重点复习；而且认真学习了《MAX+PLUS11操作指南》,后来在实验室开放后每天都去做实验调试。最终能够熟练地使用该软件完成屮小规模的集成电路。虽然准备了不少，而且也门觉还是挺认真尽力的，但是2前的课程学的不好还是挺伤的，对于一些复杂的设计还是冇挺多不太懂的

7、，只能参考网上查到的资料去理解。从开始做到成功共尝试过三个项目，第一个比较简单算是熟悉软件。本来是希望做好一个流水灯的但是后来发现输出电路太复杂，经过多次调试始终在仿真时打不到口己的要求，被迫作罢。最后选择做4位抢答器，设计图画出來并没有花费太多时间，但是调试真是花了大量的吋间，因为开发板的接线经常会出现一些接触不良，导致即使仿真结果是对的，但是却在开发板上达不到自己的要求。只能一步一步通过排除法来修改更换接触不良的引脚。最终，终于解决了所有问题完成了设计。虽然设计不算特别高明特别复杂。但是毕竟是自己一点一点做出来的，所以还是觉得挺有成就感。就具体收获來说，首先知识上

8、，通过此课程设计，让我复习了之前学习的知识，同吋让我对FPGA有了一个整体的了解，对MAX+PLUS软件也比较熟悉了。除此之外，我觉得在这个实验的过程中也锻炼了我的耐心，让我能比较专注的去做一件事情。而且经历了这次试验我认识到电路设计是一个踏踏实实的过程，设计过程中我们需耍循序渐进，一步一个脚印，来不得半点马虎和浮躁心理。