资源描述：
《基础电路设计(八)数字电路设计盲点实例与对策》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、基础电路设计（八）数字电路设计盲点实例与对策进行现象、原因分析以及对策探讨。首先要介绍的是二进制中数器(BinaryCounter)的设计。有关Tinning的设计盲点【二进制计数器】・※原因分析FlipFlop可keep已负载于二进制计数器LD的信号，因此若是忘记将rFlipFlop」Reset就会发生上述现象。为了符合设计规格因此利用图1-3的二进制计数器输出，不过由于图1-1的电路，负载之前已将Tinning译码(Decoder),并用DFlipFlop将该信号延迟一位(Bit)作成LoadTinning,因此某种原因使得同步信号与后段FlipFlop判定(Assert)Tinning
2、延迟一位时，Tinning就会持续维持输出偏差状态。ZVIO二7HU刖乂七心人』丿纠心心(delay),祇需在图1-4后面的DFlipFlop作Load就可解决上述问题。图1-1的电路原先是与图1-3的电路相同,不过可能是进行BreadBoard评鉴测试时发生译码错误(miss),或者是负载信号传输的LineDelay无法满足SetUp与HoldTinning,因此插入DFlipFlop作CarelessMiss对策。由于IllegalState对策上因为某种因，使得必要的Counter以外的值插入State,为了顺利回复原正常状态因此设置IllegalState,不过该对策却会压迫动作性能
3、，造成本末倒置的反效果。V处人"匚「』丿丄丄丄Cl丄〉JUS丄丄f丄丿，匕人/—么丿IJ过去DiscLeadIC设计手法,简化IllegalState的Decodero图2-2是根据上述方式设计的电路图，如图所示IllegalState（此时为Ah以上）的Decoder是由负载条件决定，升刻意使FlipFlop的输出变成1,再使负载条件能完空成立进行Decoder（此时为Bh,Dh,Fh）,进而使电路恢复正常状态。【计数器切换造成分布不均】少只心滋更HUP咛，千P叼T0疋美国BeigeBagSoftware公司设计的SpiceA-D2000Version3.0.2oSig主要用意是希望用
4、时间分析仪检测的脉冲，Outl是区分成CounterU6脉冲，它是用信号Sei进行区分，当Sei为「H」时利用计数XCounter)U4计数(Count),若是「L」时则利用计数器(Counter)U6计数(Count)o此外脉冲在区分成U4时会读取U6的数据，脉冲在区分成U6(Oiit3)时会读取U4(Ou⑵的数据(位图标)。U9与换与Counter的频率特性
5、可时出现，如图3-2所示更恶劣的情况是通过切换时的切换脉冲被分断成Out1与Out2,形成双重计数(DoubleCount)现象,即使使用正确的时间选择(Selector)做切换,都无法解决上述双重计数的问题。图3・2图3・1电路的
6、TimeChart随看时同切映，利用脉冲Sei可以获得时间内的计数结果，同时还可清除(Clear)U,,并开始下个检测动作。不过必需注意的是Cle如若有Out0时会将它作1的初期化。虽然检测脉冲在同步化后,祇检测站立部分并将它计数(Count),然而实际上并非祇是单纯的同步化，而是藉由FlipFlop的Clock的输入，使得幅宽狭窄的口Vr4-trJnr：?/4-、卓ZX-、H».有关数据传输的设计盲点【传输波形歪斜，通信不稳】4~F22j—/7U—>-IXVIZLA它的两端是利用与Cable特性阻抗(Impedance)
7、
8、同的ImpedanceTerminate作终端。由于传输距离在N
9、etWoTk可能高达数公尺，机器内部可能会遭受马达、Solenoid等电洞(Surge)电压的侵袭,连接器(Connector)必需承受反复插拔，基于保护LineDrive与Receive等考虑，因此插入如图4・1所示的二二极管一旦被施加逆电压时，二极管内部的PN接合处会产生静电容量,进而造成LineDiive与Receive的阻抗(Impedance)受到影响。的型号。一般而言顺电流的最大绝对定格值越大，相对的二极管的PN接合处面积也越大，静电容量也随着增大，换句话说基本上祇要选用最大绝对定格值较小的二极管即可，不过必需注意的是最大绝对定格值如果太小时，二极管较易受至啤洞电压的破坏,因此本
10、对策采用STMicroElectronics的DA112S1DiodeArr【信号泄漏至邻近频道】(Buffer)oIS5-1是将72LS244IC占作Switch的Input使用,该电路为了减低外部噪讯混入SwitchA,因此72LS244IC附近插入防噪讯用电容(Condenser),不过当该SwitchAON的瞬间，邻近电路也会同时出现Output现象,最后变成设计失败例。源，所以米取如图5-2的对策，
