北邮大二下数电实验报告

《北邮大二下数电实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、北京邮电大学数字电路与逻辑设计实验学院：班级：姓名：学号：班内序号:实验—一、实验名称QuartusII原理图输出法设计(-)半加器二、实验任务要求用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。三、设计思路和过程◎设计思路半加器电路是指对两个输入数据位进行加法，输出一个结杲位和进位，不产生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。数据输入:被加数AI、加数BI数据输出：半加和so、进位CO◎设计过程(1)列岀真值表输入输出AIBIsoco0000011010101101*表中两个输入是加数AI和BI,输出有一个是和SO,另一个是进位COo

2、(2)根据真值表写岀输出逻辑表达式该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下:SO=AI㊉BI,CO=AhBIo所以，可以用一个两输入异或门和一个两输入与门实现。SKAMI•，・QAfcUitltritw®A・.《a»**«•••■■Fv»«c

3、4ceeuctMaMOtMttusItTiar^urttTiaft^oAMlyt*tmsMe

4、10

5、/rvoc+HQcmXl*«WcAintMA.•AO*^W.Rr^niAIwAS^retw^A705®A•m.in◎实验原理图Qiiartu*II-Dx/hy/RVHA・BA・[2^X0四、仿真波形图及分析1»Quailu・11»/hr/lA/HAHA(SbmIatimiR»ywft-S»»«latio*G：回区1令t4itT»«wA*iiCMin«xFt•<•****<[7，

6、e2yoe0<9“"c►nr^-&otuoiMtexHw[uaftlMiM2

7、QEF・IMXlmr»p・>wk«»i»<><><(>■qT«]«o”A,taCoi/tnfo:,tafQi/XBt«!/Ufa/fafoi<1"UmStrpetiBoRiruan*—i9Hel1ubruMvirakpetnssr«poccJ0MtCullytetMc«Ma<4EyM<>lViMmllQI/r.oc«WK>

8、ZJ

9、W

10、消除该冒险可以加入相应的选通脉冲。(-)全加器二、实验任务要求用实验内容1屮生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。三、设计思路和过程◎设计思路全加器与半加器的区别在于全加器有一个低进位CI,从外部特性来看，它是一个三输入两输出的器件。◎设计过程(1)全加器的真值表如下输入输出AIBICIsoco0000000110010100110110010101011100111111水其中AI为被加数，BI为加数，CI为相邻低位來的进位数。输出木位和为SO,向相邻高位进位数为COo(2)根据真值表写出

11、逻辑表达式：SO=AI㊉3/㊉CI,CO=(AI㊉+根据逻辑表达式，可以知道只要在半加器的基础上再加入一个异或门、一个两输入与门和两输入或门即可实现全加器。◎实验原理图f,QviirlusIID:/hy/FA/FAFA-(FA.Wf)QbU14itYi^tr.^iA>hrtttKtM»V1Q^Or«*».

12、fA•]hx“・8*

13、k»4a«!■!»fAbdltiv►Cw>»l«Nti<»✓►*►F»««»r(Xl«*►—4M►CluneTiai►m»•订.2A!*•♦•■F1W[CMfllUlM・©4人0口「「「「「「0M口0\盲而?而7KxevwtqHR(EgWo人Wof

14、U人W«rt^入CWiFvig入I—入X/云隔oTw丄♦€ao(*AOA■Foi1帆ffiiFltM.iw—>rjc—bicbmboi・«MblWIMeiSieuletiocittliMiMIUC«t・tsuxy<^vvtM<“】00・g•UfaI*ai